基于CPLD的面陣CCD驅動電路設計

孫茂多,董全林,趙偉霞,黨玉杰,楊婭姣

摘 ?要： 在透射電子顯微鏡相機的研制中，針對SONY行間轉移面陣CCD ICX285AL圖像傳感器，設計了一款基于CPLD的面陣CCD驅動電路。以Altera公司的CPLD芯片EPM570T100作為時序發(fā)生器產生CCD驅動信號和相關雙采樣控制信號，并搭建了驅動器電路和直流偏壓電路。在Quartus Ⅱ 13.1開發(fā)環(huán)境下利用Verilog HDL語言編程，并利用ModelSim SE 10.1進行仿真測試。實驗結果表明，以CPLD為核心的驅動電路能夠產生符合CCD要求的驅動脈沖和偏置電壓，可穩(wěn)定地輸出CCD視頻信號。

關鍵詞： 透射電子顯微鏡； 照相機； CCD； 驅動電路； CPLD

中圖分類號： TN16?34； TP212 ? ? ? ? ? ? ?文獻標識碼： A ? ? ? ? ? ? ? ? ? ? ? ?文章編號： 1004?373X（2014）23?0142?04

Design of array CCD driving circuit based on CPLD

SUN Mao?duo， DONG Quan?lin， ZHAO Wei?xia， DANG Yu?jie， YANG Ya?jiao

（School of Instrumentation Science and Optoelectronics Engineering， Beihang University， Beijing 100191， China）

Abstract： In design of a TEM camera with CCD ICX285AL as the image sensor， an array CCD driving circuit based on CPLD was designed. Altera′s EPM570T100 is used as a time?sequence generator to generate CCD driving signal and CDS?control signal. A driver circuit and DC bias circuit were designed to provide voltage transformation， and to generate DC source and bias voltage. Verilog HDL is adopted to compile program under Quartus II 13.1 to implement logic circuits in CPLD. Simulations were conducted in the ModelSim 10.1. Experiment results indicate that the designed driving circuit can generate the driving pulse and bias voltage which meet the demands of CCD， and can steadily output CCD video signal.

Keywords： TEM； camera； CCD； driving circuit； CPLD

0 ?引 ?言

電荷耦合器件（CCD）是一種可應用于圖像傳感、信號處理、數字存儲的半導體光電傳感器，與傳統(tǒng)攝像器件相比，不僅具有靈敏度高、速度快、動態(tài)范圍寬、量子轉換效率高、輸出噪聲低、控制方便、實時傳輸等優(yōu)點，而且還具有很高的空間分辨率[1]，因此廣泛應用于電子顯微鏡微光成像、遙感成像、衛(wèi)星監(jiān)測等領域[2]。

在透射電子顯微鏡（TEM）中，成像依賴于電子轟擊閃爍體發(fā)光，亮度較低，且光譜集中在500～600 nm之間[3]。針對TEM的成像特點，選擇ICX285AL作為圖像傳感器，設計了一款基于CPLD的面陣CCD驅動電路，以提供滿足ICX285AL工作要求的直流偏置電壓和驅動脈沖，在有限狀態(tài)機的控制下，以12.5 MHz的頻率不間斷輸出圖像信號，且曝光時間可調，滿足了實用要求，為TEM CCD相機的后續(xù)設計和改進奠定了基礎。

1 ?目標CCD特性

ICX285AL是SONY公司的一款行間轉移科學級單色面陣CCD圖像傳感器，像元尺寸為6.45 μm×6.45 μm，總像元數為1 434（H）×1 050（V），由于采用EXview HAD CCD技術，在500～600 nm之間的量子效率達到60%以上[4]，非常適合拍攝透射電子顯微鏡閃爍體的熒光圖像，因此選擇ICX285AL作為TEM CCD相機的圖像傳感器。

ICX285AL內部結構如圖1所示，包含感光單元、垂直移位寄存器、水平移位寄存器三個部分。在積分時間結束后，感光單元電荷轉移到相鄰的垂直移位寄存器中，在垂直轉移脈沖VФ1，VФ2A，VФ2B，VФ3，VФ4共同作用下一行一行地轉移到水平移位寄存器，在水平轉移脈沖HФ1，HФ2和復位時鐘RG的共同作用下經放大器讀出。

2 ?CCD驅動電路設計

CCD驅動電路為ICX285AL提供了驅動脈沖和直流偏置電壓，其組成框圖如圖2所示，主要包括控制電路、偏壓電路、驅動器電路等（CCD的輸出信號通過相關雙采樣電路采集，這里只涉及采樣控制信號的產生方法）。下面分別介紹這幾個部分。

<；E：＼2014年23期＼2014年23期＼Image＼44t1.tif>；endprint

圖1 ICX285AL內部結構示意圖

<；E：＼2014年23期＼2014年23期＼Image＼44t2.tif>；

圖2 驅動電路系統(tǒng)示意圖

2.1 ?偏壓電路

偏置電壓電路向CCD以及驅動器電路提供直流偏置電壓，并為器件提供3.3 V電源。

ICX285AL所需垂直轉移信號的電壓為-7 V，0 V，15 V三個級次，水平移位信號和復位信號電壓為5 V，基底信號電壓為22 V，CPLD電源電壓為3.3 V，驅動器芯片電源電壓為5 V。

設計外接5 V直流穩(wěn)壓電源，選用LT1129產生3.3 V電壓，選用LT1935產生15 V偏壓，選用LT1964產生-7 V偏壓。圖3中由下至上分別是LT1935和LT1964偏壓產生電路設計。

2.1.1 ?LT1935偏壓電路設計

LT1935是開關頻率1.2 MHz的升壓型開關穩(wěn)壓電源[5]。輸出電壓值由[R7]和[R11]設定：

[VOUT=1.265?1+R7R11] ? ?（1）

式中：1.265 V是反饋引腳FB的參考電壓；取[R7，][R11]分別為110 kΩ，10.13 kΩ（10 kΩ與130 Ω串聯），預計輸出的電壓15 V。

2.1.2 ?LT1964偏壓電路設計

LT1964是低噪聲負壓線性穩(wěn)壓電源[6]。它的-15 V直流輸入是通過反向電荷泵由LT1935的開關引腳（SW）得到的。輸出電壓由[R6]和[R10]設定：

[VOUT=-1.22?（1+R10R6）-IADJ?R2] （2）

式中：[VADJ]=-1.22 V，為調整端口ADJ的參考電壓；[IADJ]=-39 nA（25 ℃時），為ADJ端口的偏置電流。設計取[R10，][R6]分別為48.7 kΩ，10.27 kΩ（10 kΩ與270 Ω串聯），預計輸出的電壓為-7 V。

<；E：＼2014年23期＼2014年23期＼Image＼44t3.tif>；

圖3 偏置電壓產生電路

2.1.3 ?電源濾波

在電源輸出端采用并聯電容、串聯磁珠的方式濾除高頻噪聲。設計采用低等效串聯阻抗X5R型陶瓷電容并聯在電源輸出端與地之間，采用大容值并聯小容值、大封裝并聯小封裝的方式，展寬了輸出端與地之間的低阻抗帶寬，更好地濾除高頻噪聲，同時提升了電源輸出瞬態(tài)響應性能[7]。

2.2 ?驅動器電路

常用的可編程邏輯器件的輸出電平多為1.8 V，2.5 V，3.3 V和5 V幾種規(guī)格，不符合CCD驅動脈沖的要求，除了3.3 V電平的復位信號RG信號可直接驅動CCD，其余8路時序信號必須經過電平變換以提高驅動能力。驅動器電路采用一片CXD3400N和一片74ACT04芯片進行電平轉換，電平轉換示意圖如圖4所示（圖中括號內的值為電壓范圍）。

<；E：＼2014年23期＼2014年23期＼Image＼44t4.tif>；

圖4 電平轉換示意圖

CXD3400N是6通道CCD垂直驅動器，支持2.7～5.5 V的邏輯輸入，可提供4路三級電平垂直驅動、2路二級電平垂直驅動、1路二級電平基底時鐘驅動[8]，其輸出脈沖的高級和低級電平分別等于外接的正、負偏置電壓，中間級電平等于地平面[8]。一片CXD3400N即可提供全部垂直驅動信號以及基底時鐘。應當注意的是，兩路三級電平脈沖信號[Vφ2A，][Vφ2B]是由XSG1，XSG2和XV2轉換來的。

74ACT04是一款高速6通道反相器，可以將3.3 V信號轉換成5 V信號[9]，采用一片以提供水平驅動信號。

2.3 ?控制電路

2.3.1 ?電路實現

CPLD具有ASIC的大規(guī)模、高集成度、高可靠性的優(yōu)勢，同時設計周期短且靈活性好，可通過JTAG實現在線編程[10]，是設計高速數字硬件的理想選擇。設計采用Altera公司MAX Ⅱ系列的EPM570T100作為時序產生器。

設計采用Verilog HDL語言實現時序邏輯電路。Verilog HDL作為一種硬件描述語言，其編程結構類似于計算機中的C語言，在描述復雜邏輯設計時非常簡潔，具有很強的邏輯描述和仿真能力，是當前系統(tǒng)硬件設計語言的主流[11]。在Quartus Ⅱ開發(fā)環(huán)境下，采用自頂向下的方式實現復雜邏輯的設計，并采用有限狀態(tài)機控制時序的產生過程。在其頂層模塊實例化各功能模塊，然后采用Verilog HDL語言對各功能模塊詳細描述[12]。

2.3.2 ?有限狀態(tài)機

根據ICX285AL的工作過程，借助Quartus Ⅱ中集成的狀態(tài)機生成向導（State Machine Wizard）設計三段式狀態(tài)機，將“次態(tài)邏輯”、“狀態(tài)寄存器”和“輸出邏輯”分別放在不同的always進程中描述，以消除出現競爭冒險現象的可能，去除信號毛刺[13]，狀態(tài)機轉換圖如圖5所示。

<；E：＼2014年23期＼2014年23期＼Image＼44t5.tif>；

圖5 狀態(tài)轉換示意圖

為充分利用CCD的動態(tài)范圍[14]，對應不同的光照條件，狀態(tài)機包含了長積分和短積分兩種狀態(tài)轉移模式。

2.3.3 ?時序產生

設計使ICX285AL工作在逐行掃描模式，需要9路驅動脈沖，垂直轉移脈沖VФ1，VФ2A，VФ2B，VФ3，VФ4，水平轉移脈沖HФ1，HФ2，復位時鐘RG以及控制曝光的基底時鐘ФSUB。endprint

CCD一幀圖像的工作周期包括感光階段和轉移階段，轉移階段又分為幀轉移、垂直轉移、水平轉移。在感光階段，給基底提供低電平，CCD感光單元開始收集光電荷，存儲電荷的多少取決于光照強度和曝光時間。幀轉移階段，垂直轉移脈沖VФ1，VФ2A，VФ2B，VФ3，VФ4輸出一組三級電平信號，此時感光結束，成像單元中的電荷以電荷包的形式轉移到相鄰的垂直移位寄存器中。在垂直轉移階段，包含1 050個循環(huán)，每一次循環(huán)VФ1，VФ2A，VФ2B，VФ3，VФ4都會輸出一組二級電平信號，使電荷沿垂直移位寄存器移動一行，最后一行進入水平移位寄存器，然后在HФ1，HФ2和RG的作用下完成1 434個循環(huán)，每次循環(huán)讀出一個像素信息。RG用于將浮置擴散節(jié)點的電荷清除掉，以便能夠準確測量下一個電荷包。

通過計數器可以方便地規(guī)定時序信號的占空比和相位關系。設基礎時鐘周期[t，]設計CCD的像素讀出周期為[T=8t。]編寫邏輯cnt_clk和cnt_pixel對[t]和[T]分別計數，利用cnt_clk的值規(guī)定水平轉移、復位和采樣控制時序信號，利用cnt_pixel的值規(guī)定垂直轉移、基底時序信號，兩個計數器在狀態(tài)發(fā)生轉移時均被重置。

2.3.4 ?時序仿真

完成Verilog HDL語言的編譯、綜合后，在Quartus Ⅱ中編寫仿真腳本（Test Bench），在ModelSim 10.1中進行了仿真，仿真結果如圖6所示。圖6（a）顯示了垂直驅動時序信號。圖6（b）顯示了水平轉移、復位以及采樣信號。

<；E：＼2014年23期＼2014年23期＼Image＼44t6.tif>；

圖6 時序信號仿真圖

3 ?實驗結果

將Verilog HDL程序下載到CPLD中，利用示波器檢查偏置電壓和驅動波形無誤后，將CCD安裝在驅動電路上。

利用光源使CCD輸出信號飽和，用示波器測試CCD的輸出信號，結果如圖7所示。

<；E：＼2014年23期＼2014年23期＼Image＼44t7.tif>；

圖7 CCD輸出信號

測得像素讀出速率為12.5 MHz，與設計一致，輸出信號清晰顯示出了每個像素周期包括的復位電平、參考電平、信號電平三部分，其中參考電平和信號電平電位差約為1 V，實驗結果表明ICX285AL在驅動電路的驅動下正常工作。

4 ?結 ?語

設計并加工了一款用于TEM CCD相機的CCD驅動電路，采用CPLD作為時序發(fā)生器，通過狀態(tài)機實施過程控制，在不改變硬件的情況下，可以方便地更改曝光時間和相機工作模式，同時保證圖像的連續(xù)采集。使用CXD3400N和74ACT04作為驅動器，能夠輸出高質量的驅動脈沖。

通過實驗，驗證了ICX285AL在該驅動電路的驅動下能夠連續(xù)、穩(wěn)定地輸出視頻信號，證明該設計滿足實用要求，為TEM CCD相機的后續(xù)研究奠定了基礎。

注：本文通訊作者為董全林。

參考文獻

[1] 王慶有.圖像傳感器應用技術[M].2版.北京：電子工業(yè)出版社，2013.

[2] 劉金國，余達，周懷得，等.面陣CCD芯片KAI?1010M的高速驅動系統(tǒng)設計[J].光學精密工程，2008，16（9）：1622?1628.

[3] 劉冰川，曲利娟，劉慶宏.透射電子顯微鏡成像方式綜述[J].醫(yī)療設備信息，2007（9）：43?46.

[4] SONY Corporation. ICX285AL progressive scan CCD image sensor data sheet [R]. Japan： SONY Corporation， 2008.

[5] Linear Technology Corporation. LT1935 1.2 MHz boost DC/DC converter date sheet [R]. [S.l.]： Linear Technology Corporation， 2007.

[6] Linear Technology Corporation. LT1964 200 mA low noise low dropout negative micropower regulator date sheet [R]. [S.l.]： Linear Technology Corporation， 1964.

[7] 張小令.怎樣選用電源濾波電容[J].電子制作，2001，10（5）：33?35.

[8] SONY Corporation. CXD3400N 6?channel CCD vertical clock driver date sheet [R]. Japan： SONY Corporation， 2003.

[9] Fairchild Corporation. 74ACT04 Hex Inverter Date Sheet [R]. [S.l.]： Fairchild Corporation， 2004.

[10] Altera Corporation. MAX II device handbook [R]. USA： Altera Corporation， 2006.

[11] 夏宇聞.Verilog數字系統(tǒng)設計教程[M].北京：北京航空航天大學出版社，2008.

[12] 曲洪豐，王曉東，張鑫，等.基于FPGA的背照式CCD47?10驅動電路設計[J].儀表技術與傳感器，2012（4）：35?37.

[13] 吳厚航.深入淺出玩轉FPGA[M].北京：北京航空航天大學出版社，2010.

[14] 何家維，何昕，魏仲慧.科學級CCD相機在星敏感器中的設計與應用[J].光電工程，2012（3）：12?18.endprint

CCD一幀圖像的工作周期包括感光階段和轉移階段，轉移階段又分為幀轉移、垂直轉移、水平轉移。在感光階段，給基底提供低電平，CCD感光單元開始收集光電荷，存儲電荷的多少取決于光照強度和曝光時間。幀轉移階段，垂直轉移脈沖VФ1，VФ2A，VФ2B，VФ3，VФ4輸出一組三級電平信號，此時感光結束，成像單元中的電荷以電荷包的形式轉移到相鄰的垂直移位寄存器中。在垂直轉移階段，包含1 050個循環(huán)，每一次循環(huán)VФ1，VФ2A，VФ2B，VФ3，VФ4都會輸出一組二級電平信號，使電荷沿垂直移位寄存器移動一行，最后一行進入水平移位寄存器，然后在HФ1，HФ2和RG的作用下完成1 434個循環(huán)，每次循環(huán)讀出一個像素信息。RG用于將浮置擴散節(jié)點的電荷清除掉，以便能夠準確測量下一個電荷包。

通過計數器可以方便地規(guī)定時序信號的占空比和相位關系。設基礎時鐘周期[t，]設計CCD的像素讀出周期為[T=8t。]編寫邏輯cnt_clk和cnt_pixel對[t]和[T]分別計數，利用cnt_clk的值規(guī)定水平轉移、復位和采樣控制時序信號，利用cnt_pixel的值規(guī)定垂直轉移、基底時序信號，兩個計數器在狀態(tài)發(fā)生轉移時均被重置。

2.3.4 ?時序仿真

完成Verilog HDL語言的編譯、綜合后，在Quartus Ⅱ中編寫仿真腳本（Test Bench），在ModelSim 10.1中進行了仿真，仿真結果如圖6所示。圖6（a）顯示了垂直驅動時序信號。圖6（b）顯示了水平轉移、復位以及采樣信號。

<；E：＼2014年23期＼2014年23期＼Image＼44t6.tif>；

圖6 時序信號仿真圖

3 ?實驗結果

將Verilog HDL程序下載到CPLD中，利用示波器檢查偏置電壓和驅動波形無誤后，將CCD安裝在驅動電路上。

利用光源使CCD輸出信號飽和，用示波器測試CCD的輸出信號，結果如圖7所示。

<；E：＼2014年23期＼2014年23期＼Image＼44t7.tif>；

圖7 CCD輸出信號

測得像素讀出速率為12.5 MHz，與設計一致，輸出信號清晰顯示出了每個像素周期包括的復位電平、參考電平、信號電平三部分，其中參考電平和信號電平電位差約為1 V，實驗結果表明ICX285AL在驅動電路的驅動下正常工作。

4 ?結 ?語

設計并加工了一款用于TEM CCD相機的CCD驅動電路，采用CPLD作為時序發(fā)生器，通過狀態(tài)機實施過程控制，在不改變硬件的情況下，可以方便地更改曝光時間和相機工作模式，同時保證圖像的連續(xù)采集。使用CXD3400N和74ACT04作為驅動器，能夠輸出高質量的驅動脈沖。

通過實驗，驗證了ICX285AL在該驅動電路的驅動下能夠連續(xù)、穩(wěn)定地輸出視頻信號，證明該設計滿足實用要求，為TEM CCD相機的后續(xù)研究奠定了基礎。

注：本文通訊作者為董全林。

參考文獻

[1] 王慶有.圖像傳感器應用技術[M].2版.北京：電子工業(yè)出版社，2013.

[2] 劉金國，余達，周懷得，等.面陣CCD芯片KAI?1010M的高速驅動系統(tǒng)設計[J].光學精密工程，2008，16（9）：1622?1628.

[3] 劉冰川，曲利娟，劉慶宏.透射電子顯微鏡成像方式綜述[J].醫(yī)療設備信息，2007（9）：43?46.

[4] SONY Corporation. ICX285AL progressive scan CCD image sensor data sheet [R]. Japan： SONY Corporation， 2008.

[5] Linear Technology Corporation. LT1935 1.2 MHz boost DC/DC converter date sheet [R]. [S.l.]： Linear Technology Corporation， 2007.

[6] Linear Technology Corporation. LT1964 200 mA low noise low dropout negative micropower regulator date sheet [R]. [S.l.]： Linear Technology Corporation， 1964.

[7] 張小令.怎樣選用電源濾波電容[J].電子制作，2001，10（5）：33?35.

[8] SONY Corporation. CXD3400N 6?channel CCD vertical clock driver date sheet [R]. Japan： SONY Corporation， 2003.

[9] Fairchild Corporation. 74ACT04 Hex Inverter Date Sheet [R]. [S.l.]： Fairchild Corporation， 2004.

[10] Altera Corporation. MAX II device handbook [R]. USA： Altera Corporation， 2006.

[11] 夏宇聞.Verilog數字系統(tǒng)設計教程[M].北京：北京航空航天大學出版社，2008.

[12] 曲洪豐，王曉東，張鑫，等.基于FPGA的背照式CCD47?10驅動電路設計[J].儀表技術與傳感器，2012（4）：35?37.

[13] 吳厚航.深入淺出玩轉FPGA[M].北京：北京航空航天大學出版社，2010.

[14] 何家維，何昕，魏仲慧.科學級CCD相機在星敏感器中的設計與應用[J].光電工程，2012（3）：12?18.endprint

CCD一幀圖像的工作周期包括感光階段和轉移階段，轉移階段又分為幀轉移、垂直轉移、水平轉移。在感光階段，給基底提供低電平，CCD感光單元開始收集光電荷，存儲電荷的多少取決于光照強度和曝光時間。幀轉移階段，垂直轉移脈沖VФ1，VФ2A，VФ2B，VФ3，VФ4輸出一組三級電平信號，此時感光結束，成像單元中的電荷以電荷包的形式轉移到相鄰的垂直移位寄存器中。在垂直轉移階段，包含1 050個循環(huán)，每一次循環(huán)VФ1，VФ2A，VФ2B，VФ3，VФ4都會輸出一組二級電平信號，使電荷沿垂直移位寄存器移動一行，最后一行進入水平移位寄存器，然后在HФ1，HФ2和RG的作用下完成1 434個循環(huán)，每次循環(huán)讀出一個像素信息。RG用于將浮置擴散節(jié)點的電荷清除掉，以便能夠準確測量下一個電荷包。

通過計數器可以方便地規(guī)定時序信號的占空比和相位關系。設基礎時鐘周期[t，]設計CCD的像素讀出周期為[T=8t。]編寫邏輯cnt_clk和cnt_pixel對[t]和[T]分別計數，利用cnt_clk的值規(guī)定水平轉移、復位和采樣控制時序信號，利用cnt_pixel的值規(guī)定垂直轉移、基底時序信號，兩個計數器在狀態(tài)發(fā)生轉移時均被重置。

2.3.4 ?時序仿真

完成Verilog HDL語言的編譯、綜合后，在Quartus Ⅱ中編寫仿真腳本（Test Bench），在ModelSim 10.1中進行了仿真，仿真結果如圖6所示。圖6（a）顯示了垂直驅動時序信號。圖6（b）顯示了水平轉移、復位以及采樣信號。

<；E：＼2014年23期＼2014年23期＼Image＼44t6.tif>；

圖6 時序信號仿真圖

3 ?實驗結果

將Verilog HDL程序下載到CPLD中，利用示波器檢查偏置電壓和驅動波形無誤后，將CCD安裝在驅動電路上。

利用光源使CCD輸出信號飽和，用示波器測試CCD的輸出信號，結果如圖7所示。

<；E：＼2014年23期＼2014年23期＼Image＼44t7.tif>；

圖7 CCD輸出信號

測得像素讀出速率為12.5 MHz，與設計一致，輸出信號清晰顯示出了每個像素周期包括的復位電平、參考電平、信號電平三部分，其中參考電平和信號電平電位差約為1 V，實驗結果表明ICX285AL在驅動電路的驅動下正常工作。

4 ?結 ?語

設計并加工了一款用于TEM CCD相機的CCD驅動電路，采用CPLD作為時序發(fā)生器，通過狀態(tài)機實施過程控制，在不改變硬件的情況下，可以方便地更改曝光時間和相機工作模式，同時保證圖像的連續(xù)采集。使用CXD3400N和74ACT04作為驅動器，能夠輸出高質量的驅動脈沖。

通過實驗，驗證了ICX285AL在該驅動電路的驅動下能夠連續(xù)、穩(wěn)定地輸出視頻信號，證明該設計滿足實用要求，為TEM CCD相機的后續(xù)研究奠定了基礎。

注：本文通訊作者為董全林。

參考文獻

[1] 王慶有.圖像傳感器應用技術[M].2版.北京：電子工業(yè)出版社，2013.

[2] 劉金國，余達，周懷得，等.面陣CCD芯片KAI?1010M的高速驅動系統(tǒng)設計[J].光學精密工程，2008，16（9）：1622?1628.

[3] 劉冰川，曲利娟，劉慶宏.透射電子顯微鏡成像方式綜述[J].醫(yī)療設備信息，2007（9）：43?46.

[4] SONY Corporation. ICX285AL progressive scan CCD image sensor data sheet [R]. Japan： SONY Corporation， 2008.

[5] Linear Technology Corporation. LT1935 1.2 MHz boost DC/DC converter date sheet [R]. [S.l.]： Linear Technology Corporation， 2007.

[6] Linear Technology Corporation. LT1964 200 mA low noise low dropout negative micropower regulator date sheet [R]. [S.l.]： Linear Technology Corporation， 1964.

[7] 張小令.怎樣選用電源濾波電容[J].電子制作，2001，10（5）：33?35.

[8] SONY Corporation. CXD3400N 6?channel CCD vertical clock driver date sheet [R]. Japan： SONY Corporation， 2003.

[9] Fairchild Corporation. 74ACT04 Hex Inverter Date Sheet [R]. [S.l.]： Fairchild Corporation， 2004.

[10] Altera Corporation. MAX II device handbook [R]. USA： Altera Corporation， 2006.

[11] 夏宇聞.Verilog數字系統(tǒng)設計教程[M].北京：北京航空航天大學出版社，2008.

[12] 曲洪豐，王曉東，張鑫，等.基于FPGA的背照式CCD47?10驅動電路設計[J].儀表技術與傳感器，2012（4）：35?37.

[13] 吳厚航.深入淺出玩轉FPGA[M].北京：北京航空航天大學出版社，2010.

[14] 何家維，何昕，魏仲慧.科學級CCD相機在星敏感器中的設計與應用[J].光電工程，2012（3）：12?18.endprint