幾種功率MOSFET元胞結(jié)構(gòu)的比較

寧潤(rùn)濤++趙歡++王秀明

摘 要：對(duì)幾種常見(jiàn)功率MOSFET的元胞結(jié)構(gòu)、工藝流程和電學(xué)參數(shù)特點(diǎn)進(jìn)行了介紹和分析，指出了各類元胞結(jié)構(gòu)的優(yōu)缺點(diǎn)和工藝實(shí)現(xiàn)上的難點(diǎn)，給出了對(duì)不同的電壓范圍應(yīng)采用的元胞結(jié)構(gòu)的意見(jiàn)。

關(guān)鍵詞：功率MOSFET 元胞 工藝流程

中圖分類號(hào)：TN386 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1674-098X（2014）06（a）-0081-01

功率MOSFET以其輸入阻抗高，驅(qū)動(dòng)功率小，開(kāi)關(guān)速度快，開(kāi)關(guān)損耗小等特點(diǎn)廣泛的應(yīng)用在電腦功率電源、家用電器、無(wú)間斷電源和自動(dòng)系統(tǒng)當(dāng)中。我國(guó)的功率MOSFET產(chǎn)業(yè)近年來(lái)發(fā)展迅速，許多IDM（集成設(shè)計(jì)制造）廠家均開(kāi)始研制生產(chǎn)功率MOSFET。功率MOSFET不同的元胞結(jié)構(gòu)差異較大，適用于不同的場(chǎng)合，本文結(jié)合元胞結(jié)構(gòu)和工藝制造的難點(diǎn)，闡述了應(yīng)如何就參數(shù)和硬件合理的選擇元胞結(jié)構(gòu)進(jìn)行功率MOSFET的研制生產(chǎn)。

1 平面柵VDMOS的元胞結(jié)構(gòu)與工藝原理

平面柵VDMOS的元胞結(jié)構(gòu)分為六角形、條形、正方形、圓形等結(jié)構(gòu)，基本原理均為最大程度的利用芯片的表面面積，擴(kuò)大器件溝道的寬長(zhǎng)比。但無(wú)論是何種平面結(jié)構(gòu)，其縱向剖面結(jié)構(gòu)均如圖1所示。其中的P-阱區(qū)與N+有源區(qū)均采用柵極多晶作為注入掩蔽層，由二者之間的結(jié)深差異形成導(dǎo)電溝道，載流子自表面源極經(jīng)溝道縱向流至漏極，這也是VDMOS（Vertical Double Diffuse MOS）即垂直雙擴(kuò)散MOS名稱的由來(lái)。由于其溝道尺寸并不像傳統(tǒng)MOS管由多晶柵寬決定，因此其溝道長(zhǎng)度可以做得很小且不受工藝線光刻尺寸限制，因此只要可以生產(chǎn)多晶硅柵MOS電路的產(chǎn)線，基本上均可以進(jìn)行VDMOS的加工生產(chǎn)，目前國(guó)內(nèi)的多條產(chǎn)線在進(jìn)行平面柵VDMOS的研制生產(chǎn)，其基本流程中所使用的工藝模塊均與CMOS工藝兼容。由于設(shè)計(jì)原理均采用多晶窗口區(qū)與多晶區(qū)的最佳化設(shè)計(jì)[1]，因此各個(gè)廠家的產(chǎn)品在結(jié)構(gòu)上的差異較小，導(dǎo)通電阻等關(guān)鍵參數(shù)主要取決于工藝加工過(guò)程當(dāng)中的細(xì)節(jié)，例如背面金屬化的流程和JFET廠區(qū)注入的劑量。此類工藝的特點(diǎn)是與MOS集成電路基本上兼容，因此是國(guó)內(nèi)目前發(fā)展最快也最全面的產(chǎn)品類型。

但由于VDMOS所承受的高電壓部分由外延層承受，因此高的擊穿電壓必然導(dǎo)致較厚的外延層和較高的外延層電阻率，這也必然導(dǎo)致外延部分的電阻變大。平面柵VDMOS的電阻分布如圖2所示，其中溝道電阻Rch、耗盡層電阻Ra、結(jié)型場(chǎng)效應(yīng)電阻Rj、高阻外延層電阻Re占了導(dǎo)通電阻的80%以上，但不同的擊穿電壓產(chǎn)生了不同的外延層，因此各部分電阻所占的比例隨著擊穿電壓的變化有較大不同。表1[2]以30V和600V的VDMOS為例，說(shuō)明了各部分的電阻分配。由此看出，減小低壓功率MOSFET的Rds（on）的主要辦法是優(yōu)化元胞結(jié)構(gòu)以降低Ra+Rj的數(shù)值，而高壓器件則主要是降低外延層造成的電阻Re。針對(duì)這兩種考慮，目前低壓領(lǐng)域普遍采用溝槽柵元胞結(jié)構(gòu)，高壓領(lǐng)域越來(lái)越多的采用超結(jié)結(jié)構(gòu)。

2 溝槽柵功率MOSFET的元胞結(jié)構(gòu)與工藝原理

在30V-60V的低壓領(lǐng)域，功率MOSFET的導(dǎo)通電阻中Rch、Ra和Rj起決定性作用，且理論與實(shí)踐證明，這三部分電阻互相影響，不可能同時(shí)達(dá)到最優(yōu)化[3]。采用溝槽結(jié)構(gòu)元胞的MOSFET正是針對(duì)低壓領(lǐng)域的產(chǎn)品，為降低這幾部分電阻而發(fā)明的結(jié)構(gòu)，如圖4所示。這種結(jié)構(gòu)將溝道從水平方向轉(zhuǎn)成垂直方向，因此在垂直方向上溝道不占據(jù)空間，同時(shí)溝道的出口端直接與漂移區(qū)相連，這就完全消除了JFET效應(yīng)，即Rj基本上為0。因此這種結(jié)構(gòu)的元胞在低壓領(lǐng)域有著非常明顯的優(yōu)勢(shì)。

這種元胞的工藝過(guò)程是首先在n-外延層上形成p-擴(kuò)散區(qū)，然后利用干法刻蝕形成深度超過(guò)p-區(qū)的溝槽，在溝槽壁上形成柵氧化層，再利用多晶硅填充溝槽，然后擴(kuò)散n+區(qū)和p+區(qū)，這樣p-區(qū)成為溝道區(qū)，器件結(jié)構(gòu)形成。然而這種結(jié)構(gòu)工藝復(fù)雜，需要昂貴的設(shè)備來(lái)保證溝槽壁的平滑以實(shí)現(xiàn)載流子的高遷移率，同時(shí)溝槽底部的尖角處極易形成電場(chǎng)尖峰，導(dǎo)致器件的擊穿電壓下降，因此此類元胞的應(yīng)用局限在低電壓范圍，而較高電壓的產(chǎn)品往往采用超結(jié)結(jié)構(gòu)。

3 超結(jié)結(jié)構(gòu)功率MOSFET的元胞結(jié)構(gòu)與工藝原理

超結(jié)結(jié)構(gòu)即CoolMOS結(jié)構(gòu)的元胞如圖5所示，該結(jié)構(gòu)是在傳統(tǒng)結(jié)構(gòu)的垂直方向上插入P型區(qū)，可以補(bǔ)償過(guò)量的電流導(dǎo)通電荷。在漂移層加反向偏置電壓，將產(chǎn)生一個(gè)橫向電場(chǎng)，使pn結(jié)耗盡。當(dāng)電壓達(dá)到一定值時(shí)，漂移層完全耗盡，將起到電壓支持層的作用。這樣N-區(qū)的摻雜濃度可以大幅提高，在相同的擊穿電壓下，導(dǎo)通電阻Ron大大降低。此類器件在600～700 V的電壓范圍內(nèi)有著極其明顯的優(yōu)勢(shì)。以Fairchild公司產(chǎn)品為例，600 V范圍的超級(jí)結(jié)產(chǎn)品的比導(dǎo)通電阻僅為普通平面VDMOS的30%左右，因此可以在在相同的擊穿電壓、相同的導(dǎo)通電阻Ron下使用更小的管芯面積，減小柵電荷，提高開(kāi)關(guān)頻率。

超結(jié)結(jié)構(gòu)的工藝較為復(fù)雜，器件結(jié)構(gòu)的形成目前主要有兩種方法。一種是以英飛凌公司為代表的多層外延工藝，其主要步驟是進(jìn)行某一層次的外延之后進(jìn)行P-區(qū)注入，然后再次外延，如此交替多次后，進(jìn)行熱擴(kuò)散，使多層次外延中的P-區(qū)連通。另一種是以國(guó)內(nèi)某公司為代表的深槽刻蝕工藝，其主要步驟是在N-外延層上刻蝕深槽，然后進(jìn)行P型外延層的生長(zhǎng)后以CMP的手段獲取N-外延中的P型區(qū)。這兩種流程各有利弊。國(guó)內(nèi)的工藝成本相對(duì)較低，但在高電壓的情況下深寬比過(guò)大，例如900 V產(chǎn)品的溝槽深度為65 μm，深寬比超過(guò)10∶1，工藝難以控制。英飛凌公司的工藝不用進(jìn)行深槽刻蝕，但多次外延成本較高，且電荷平衡難以精確實(shí)現(xiàn)。在進(jìn)行800 V以上產(chǎn)品時(shí)擊穿電壓難以保持一致性。

4 結(jié)語(yǔ)

經(jīng)過(guò)多年的發(fā)展，功率MOSFET中平面柵VDMOS、溝槽柵和超結(jié)結(jié)構(gòu)成為了主要的元胞結(jié)構(gòu)，但應(yīng)用場(chǎng)合各有側(cè)重。溝槽柵結(jié)構(gòu)主要應(yīng)用于30～60 V的產(chǎn)品，60～500 V，以及800 V以上產(chǎn)品多采用平面柵VDMOS產(chǎn)品，500～700 V的領(lǐng)域正逐漸的被新興的超結(jié)結(jié)構(gòu)占據(jù)并隨著加工工藝的不斷發(fā)展向更廣闊的范圍發(fā)展。

參考文獻(xiàn)

[1] 石廣源，高嵩.低壓VDMOSFET‘Ron的最佳比例研究[J].微電子學(xué)與計(jì)算機(jī)，2002，19（12）：56.

[2] Linder，S著.肖曦，李虹，等.功率半導(dǎo)體-器件與應(yīng)用[M].北京：機(jī)械工業(yè)出版社，2009.

[3] 蘇延芬，劉英坤.Trench MOSFET的研究與發(fā)展[J].趨勢(shì)與展望，2007（4）.endprint

摘 要：對(duì)幾種常見(jiàn)功率MOSFET的元胞結(jié)構(gòu)、工藝流程和電學(xué)參數(shù)特點(diǎn)進(jìn)行了介紹和分析，指出了各類元胞結(jié)構(gòu)的優(yōu)缺點(diǎn)和工藝實(shí)現(xiàn)上的難點(diǎn)，給出了對(duì)不同的電壓范圍應(yīng)采用的元胞結(jié)構(gòu)的意見(jiàn)。

關(guān)鍵詞：功率MOSFET 元胞 工藝流程

中圖分類號(hào)：TN386 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1674-098X（2014）06（a）-0081-01

功率MOSFET以其輸入阻抗高，驅(qū)動(dòng)功率小，開(kāi)關(guān)速度快，開(kāi)關(guān)損耗小等特點(diǎn)廣泛的應(yīng)用在電腦功率電源、家用電器、無(wú)間斷電源和自動(dòng)系統(tǒng)當(dāng)中。我國(guó)的功率MOSFET產(chǎn)業(yè)近年來(lái)發(fā)展迅速，許多IDM（集成設(shè)計(jì)制造）廠家均開(kāi)始研制生產(chǎn)功率MOSFET。功率MOSFET不同的元胞結(jié)構(gòu)差異較大，適用于不同的場(chǎng)合，本文結(jié)合元胞結(jié)構(gòu)和工藝制造的難點(diǎn)，闡述了應(yīng)如何就參數(shù)和硬件合理的選擇元胞結(jié)構(gòu)進(jìn)行功率MOSFET的研制生產(chǎn)。

1 平面柵VDMOS的元胞結(jié)構(gòu)與工藝原理

平面柵VDMOS的元胞結(jié)構(gòu)分為六角形、條形、正方形、圓形等結(jié)構(gòu)，基本原理均為最大程度的利用芯片的表面面積，擴(kuò)大器件溝道的寬長(zhǎng)比。但無(wú)論是何種平面結(jié)構(gòu)，其縱向剖面結(jié)構(gòu)均如圖1所示。其中的P-阱區(qū)與N+有源區(qū)均采用柵極多晶作為注入掩蔽層，由二者之間的結(jié)深差異形成導(dǎo)電溝道，載流子自表面源極經(jīng)溝道縱向流至漏極，這也是VDMOS（Vertical Double Diffuse MOS）即垂直雙擴(kuò)散MOS名稱的由來(lái)。由于其溝道尺寸并不像傳統(tǒng)MOS管由多晶柵寬決定，因此其溝道長(zhǎng)度可以做得很小且不受工藝線光刻尺寸限制，因此只要可以生產(chǎn)多晶硅柵MOS電路的產(chǎn)線，基本上均可以進(jìn)行VDMOS的加工生產(chǎn)，目前國(guó)內(nèi)的多條產(chǎn)線在進(jìn)行平面柵VDMOS的研制生產(chǎn)，其基本流程中所使用的工藝模塊均與CMOS工藝兼容。由于設(shè)計(jì)原理均采用多晶窗口區(qū)與多晶區(qū)的最佳化設(shè)計(jì)[1]，因此各個(gè)廠家的產(chǎn)品在結(jié)構(gòu)上的差異較小，導(dǎo)通電阻等關(guān)鍵參數(shù)主要取決于工藝加工過(guò)程當(dāng)中的細(xì)節(jié)，例如背面金屬化的流程和JFET廠區(qū)注入的劑量。此類工藝的特點(diǎn)是與MOS集成電路基本上兼容，因此是國(guó)內(nèi)目前發(fā)展最快也最全面的產(chǎn)品類型。

但由于VDMOS所承受的高電壓部分由外延層承受，因此高的擊穿電壓必然導(dǎo)致較厚的外延層和較高的外延層電阻率，這也必然導(dǎo)致外延部分的電阻變大。平面柵VDMOS的電阻分布如圖2所示，其中溝道電阻Rch、耗盡層電阻Ra、結(jié)型場(chǎng)效應(yīng)電阻Rj、高阻外延層電阻Re占了導(dǎo)通電阻的80%以上，但不同的擊穿電壓產(chǎn)生了不同的外延層，因此各部分電阻所占的比例隨著擊穿電壓的變化有較大不同。表1[2]以30V和600V的VDMOS為例，說(shuō)明了各部分的電阻分配。由此看出，減小低壓功率MOSFET的Rds（on）的主要辦法是優(yōu)化元胞結(jié)構(gòu)以降低Ra+Rj的數(shù)值，而高壓器件則主要是降低外延層造成的電阻Re。針對(duì)這兩種考慮，目前低壓領(lǐng)域普遍采用溝槽柵元胞結(jié)構(gòu)，高壓領(lǐng)域越來(lái)越多的采用超結(jié)結(jié)構(gòu)。

2 溝槽柵功率MOSFET的元胞結(jié)構(gòu)與工藝原理

在30V-60V的低壓領(lǐng)域，功率MOSFET的導(dǎo)通電阻中Rch、Ra和Rj起決定性作用，且理論與實(shí)踐證明，這三部分電阻互相影響，不可能同時(shí)達(dá)到最優(yōu)化[3]。采用溝槽結(jié)構(gòu)元胞的MOSFET正是針對(duì)低壓領(lǐng)域的產(chǎn)品，為降低這幾部分電阻而發(fā)明的結(jié)構(gòu)，如圖4所示。這種結(jié)構(gòu)將溝道從水平方向轉(zhuǎn)成垂直方向，因此在垂直方向上溝道不占據(jù)空間，同時(shí)溝道的出口端直接與漂移區(qū)相連，這就完全消除了JFET效應(yīng)，即Rj基本上為0。因此這種結(jié)構(gòu)的元胞在低壓領(lǐng)域有著非常明顯的優(yōu)勢(shì)。

這種元胞的工藝過(guò)程是首先在n-外延層上形成p-擴(kuò)散區(qū)，然后利用干法刻蝕形成深度超過(guò)p-區(qū)的溝槽，在溝槽壁上形成柵氧化層，再利用多晶硅填充溝槽，然后擴(kuò)散n+區(qū)和p+區(qū)，這樣p-區(qū)成為溝道區(qū)，器件結(jié)構(gòu)形成。然而這種結(jié)構(gòu)工藝復(fù)雜，需要昂貴的設(shè)備來(lái)保證溝槽壁的平滑以實(shí)現(xiàn)載流子的高遷移率，同時(shí)溝槽底部的尖角處極易形成電場(chǎng)尖峰，導(dǎo)致器件的擊穿電壓下降，因此此類元胞的應(yīng)用局限在低電壓范圍，而較高電壓的產(chǎn)品往往采用超結(jié)結(jié)構(gòu)。

3 超結(jié)結(jié)構(gòu)功率MOSFET的元胞結(jié)構(gòu)與工藝原理

超結(jié)結(jié)構(gòu)即CoolMOS結(jié)構(gòu)的元胞如圖5所示，該結(jié)構(gòu)是在傳統(tǒng)結(jié)構(gòu)的垂直方向上插入P型區(qū)，可以補(bǔ)償過(guò)量的電流導(dǎo)通電荷。在漂移層加反向偏置電壓，將產(chǎn)生一個(gè)橫向電場(chǎng)，使pn結(jié)耗盡。當(dāng)電壓達(dá)到一定值時(shí)，漂移層完全耗盡，將起到電壓支持層的作用。這樣N-區(qū)的摻雜濃度可以大幅提高，在相同的擊穿電壓下，導(dǎo)通電阻Ron大大降低。此類器件在600～700 V的電壓范圍內(nèi)有著極其明顯的優(yōu)勢(shì)。以Fairchild公司產(chǎn)品為例，600 V范圍的超級(jí)結(jié)產(chǎn)品的比導(dǎo)通電阻僅為普通平面VDMOS的30%左右，因此可以在在相同的擊穿電壓、相同的導(dǎo)通電阻Ron下使用更小的管芯面積，減小柵電荷，提高開(kāi)關(guān)頻率。

超結(jié)結(jié)構(gòu)的工藝較為復(fù)雜，器件結(jié)構(gòu)的形成目前主要有兩種方法。一種是以英飛凌公司為代表的多層外延工藝，其主要步驟是進(jìn)行某一層次的外延之后進(jìn)行P-區(qū)注入，然后再次外延，如此交替多次后，進(jìn)行熱擴(kuò)散，使多層次外延中的P-區(qū)連通。另一種是以國(guó)內(nèi)某公司為代表的深槽刻蝕工藝，其主要步驟是在N-外延層上刻蝕深槽，然后進(jìn)行P型外延層的生長(zhǎng)后以CMP的手段獲取N-外延中的P型區(qū)。這兩種流程各有利弊。國(guó)內(nèi)的工藝成本相對(duì)較低，但在高電壓的情況下深寬比過(guò)大，例如900 V產(chǎn)品的溝槽深度為65 μm，深寬比超過(guò)10∶1，工藝難以控制。英飛凌公司的工藝不用進(jìn)行深槽刻蝕，但多次外延成本較高，且電荷平衡難以精確實(shí)現(xiàn)。在進(jìn)行800 V以上產(chǎn)品時(shí)擊穿電壓難以保持一致性。

4 結(jié)語(yǔ)

經(jīng)過(guò)多年的發(fā)展，功率MOSFET中平面柵VDMOS、溝槽柵和超結(jié)結(jié)構(gòu)成為了主要的元胞結(jié)構(gòu)，但應(yīng)用場(chǎng)合各有側(cè)重。溝槽柵結(jié)構(gòu)主要應(yīng)用于30～60 V的產(chǎn)品，60～500 V，以及800 V以上產(chǎn)品多采用平面柵VDMOS產(chǎn)品，500～700 V的領(lǐng)域正逐漸的被新興的超結(jié)結(jié)構(gòu)占據(jù)并隨著加工工藝的不斷發(fā)展向更廣闊的范圍發(fā)展。

參考文獻(xiàn)

[1] 石廣源，高嵩.低壓VDMOSFET‘Ron的最佳比例研究[J].微電子學(xué)與計(jì)算機(jī)，2002，19（12）：56.

[2] Linder，S著.肖曦，李虹，等.功率半導(dǎo)體-器件與應(yīng)用[M].北京：機(jī)械工業(yè)出版社，2009.

[3] 蘇延芬，劉英坤.Trench MOSFET的研究與發(fā)展[J].趨勢(shì)與展望，2007（4）.endprint

摘 要：對(duì)幾種常見(jiàn)功率MOSFET的元胞結(jié)構(gòu)、工藝流程和電學(xué)參數(shù)特點(diǎn)進(jìn)行了介紹和分析，指出了各類元胞結(jié)構(gòu)的優(yōu)缺點(diǎn)和工藝實(shí)現(xiàn)上的難點(diǎn)，給出了對(duì)不同的電壓范圍應(yīng)采用的元胞結(jié)構(gòu)的意見(jiàn)。

關(guān)鍵詞：功率MOSFET 元胞 工藝流程

中圖分類號(hào)：TN386 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1674-098X（2014）06（a）-0081-01

功率MOSFET以其輸入阻抗高，驅(qū)動(dòng)功率小，開(kāi)關(guān)速度快，開(kāi)關(guān)損耗小等特點(diǎn)廣泛的應(yīng)用在電腦功率電源、家用電器、無(wú)間斷電源和自動(dòng)系統(tǒng)當(dāng)中。我國(guó)的功率MOSFET產(chǎn)業(yè)近年來(lái)發(fā)展迅速，許多IDM（集成設(shè)計(jì)制造）廠家均開(kāi)始研制生產(chǎn)功率MOSFET。功率MOSFET不同的元胞結(jié)構(gòu)差異較大，適用于不同的場(chǎng)合，本文結(jié)合元胞結(jié)構(gòu)和工藝制造的難點(diǎn)，闡述了應(yīng)如何就參數(shù)和硬件合理的選擇元胞結(jié)構(gòu)進(jìn)行功率MOSFET的研制生產(chǎn)。

1 平面柵VDMOS的元胞結(jié)構(gòu)與工藝原理

平面柵VDMOS的元胞結(jié)構(gòu)分為六角形、條形、正方形、圓形等結(jié)構(gòu)，基本原理均為最大程度的利用芯片的表面面積，擴(kuò)大器件溝道的寬長(zhǎng)比。但無(wú)論是何種平面結(jié)構(gòu)，其縱向剖面結(jié)構(gòu)均如圖1所示。其中的P-阱區(qū)與N+有源區(qū)均采用柵極多晶作為注入掩蔽層，由二者之間的結(jié)深差異形成導(dǎo)電溝道，載流子自表面源極經(jīng)溝道縱向流至漏極，這也是VDMOS（Vertical Double Diffuse MOS）即垂直雙擴(kuò)散MOS名稱的由來(lái)。由于其溝道尺寸并不像傳統(tǒng)MOS管由多晶柵寬決定，因此其溝道長(zhǎng)度可以做得很小且不受工藝線光刻尺寸限制，因此只要可以生產(chǎn)多晶硅柵MOS電路的產(chǎn)線，基本上均可以進(jìn)行VDMOS的加工生產(chǎn)，目前國(guó)內(nèi)的多條產(chǎn)線在進(jìn)行平面柵VDMOS的研制生產(chǎn)，其基本流程中所使用的工藝模塊均與CMOS工藝兼容。由于設(shè)計(jì)原理均采用多晶窗口區(qū)與多晶區(qū)的最佳化設(shè)計(jì)[1]，因此各個(gè)廠家的產(chǎn)品在結(jié)構(gòu)上的差異較小，導(dǎo)通電阻等關(guān)鍵參數(shù)主要取決于工藝加工過(guò)程當(dāng)中的細(xì)節(jié)，例如背面金屬化的流程和JFET廠區(qū)注入的劑量。此類工藝的特點(diǎn)是與MOS集成電路基本上兼容，因此是國(guó)內(nèi)目前發(fā)展最快也最全面的產(chǎn)品類型。

但由于VDMOS所承受的高電壓部分由外延層承受，因此高的擊穿電壓必然導(dǎo)致較厚的外延層和較高的外延層電阻率，這也必然導(dǎo)致外延部分的電阻變大。平面柵VDMOS的電阻分布如圖2所示，其中溝道電阻Rch、耗盡層電阻Ra、結(jié)型場(chǎng)效應(yīng)電阻Rj、高阻外延層電阻Re占了導(dǎo)通電阻的80%以上，但不同的擊穿電壓產(chǎn)生了不同的外延層，因此各部分電阻所占的比例隨著擊穿電壓的變化有較大不同。表1[2]以30V和600V的VDMOS為例，說(shuō)明了各部分的電阻分配。由此看出，減小低壓功率MOSFET的Rds（on）的主要辦法是優(yōu)化元胞結(jié)構(gòu)以降低Ra+Rj的數(shù)值，而高壓器件則主要是降低外延層造成的電阻Re。針對(duì)這兩種考慮，目前低壓領(lǐng)域普遍采用溝槽柵元胞結(jié)構(gòu)，高壓領(lǐng)域越來(lái)越多的采用超結(jié)結(jié)構(gòu)。

2 溝槽柵功率MOSFET的元胞結(jié)構(gòu)與工藝原理

在30V-60V的低壓領(lǐng)域，功率MOSFET的導(dǎo)通電阻中Rch、Ra和Rj起決定性作用，且理論與實(shí)踐證明，這三部分電阻互相影響，不可能同時(shí)達(dá)到最優(yōu)化[3]。采用溝槽結(jié)構(gòu)元胞的MOSFET正是針對(duì)低壓領(lǐng)域的產(chǎn)品，為降低這幾部分電阻而發(fā)明的結(jié)構(gòu)，如圖4所示。這種結(jié)構(gòu)將溝道從水平方向轉(zhuǎn)成垂直方向，因此在垂直方向上溝道不占據(jù)空間，同時(shí)溝道的出口端直接與漂移區(qū)相連，這就完全消除了JFET效應(yīng)，即Rj基本上為0。因此這種結(jié)構(gòu)的元胞在低壓領(lǐng)域有著非常明顯的優(yōu)勢(shì)。

這種元胞的工藝過(guò)程是首先在n-外延層上形成p-擴(kuò)散區(qū)，然后利用干法刻蝕形成深度超過(guò)p-區(qū)的溝槽，在溝槽壁上形成柵氧化層，再利用多晶硅填充溝槽，然后擴(kuò)散n+區(qū)和p+區(qū)，這樣p-區(qū)成為溝道區(qū)，器件結(jié)構(gòu)形成。然而這種結(jié)構(gòu)工藝復(fù)雜，需要昂貴的設(shè)備來(lái)保證溝槽壁的平滑以實(shí)現(xiàn)載流子的高遷移率，同時(shí)溝槽底部的尖角處極易形成電場(chǎng)尖峰，導(dǎo)致器件的擊穿電壓下降，因此此類元胞的應(yīng)用局限在低電壓范圍，而較高電壓的產(chǎn)品往往采用超結(jié)結(jié)構(gòu)。

3 超結(jié)結(jié)構(gòu)功率MOSFET的元胞結(jié)構(gòu)與工藝原理

超結(jié)結(jié)構(gòu)即CoolMOS結(jié)構(gòu)的元胞如圖5所示，該結(jié)構(gòu)是在傳統(tǒng)結(jié)構(gòu)的垂直方向上插入P型區(qū)，可以補(bǔ)償過(guò)量的電流導(dǎo)通電荷。在漂移層加反向偏置電壓，將產(chǎn)生一個(gè)橫向電場(chǎng)，使pn結(jié)耗盡。當(dāng)電壓達(dá)到一定值時(shí)，漂移層完全耗盡，將起到電壓支持層的作用。這樣N-區(qū)的摻雜濃度可以大幅提高，在相同的擊穿電壓下，導(dǎo)通電阻Ron大大降低。此類器件在600～700 V的電壓范圍內(nèi)有著極其明顯的優(yōu)勢(shì)。以Fairchild公司產(chǎn)品為例，600 V范圍的超級(jí)結(jié)產(chǎn)品的比導(dǎo)通電阻僅為普通平面VDMOS的30%左右，因此可以在在相同的擊穿電壓、相同的導(dǎo)通電阻Ron下使用更小的管芯面積，減小柵電荷，提高開(kāi)關(guān)頻率。

超結(jié)結(jié)構(gòu)的工藝較為復(fù)雜，器件結(jié)構(gòu)的形成目前主要有兩種方法。一種是以英飛凌公司為代表的多層外延工藝，其主要步驟是進(jìn)行某一層次的外延之后進(jìn)行P-區(qū)注入，然后再次外延，如此交替多次后，進(jìn)行熱擴(kuò)散，使多層次外延中的P-區(qū)連通。另一種是以國(guó)內(nèi)某公司為代表的深槽刻蝕工藝，其主要步驟是在N-外延層上刻蝕深槽，然后進(jìn)行P型外延層的生長(zhǎng)后以CMP的手段獲取N-外延中的P型區(qū)。這兩種流程各有利弊。國(guó)內(nèi)的工藝成本相對(duì)較低，但在高電壓的情況下深寬比過(guò)大，例如900 V產(chǎn)品的溝槽深度為65 μm，深寬比超過(guò)10∶1，工藝難以控制。英飛凌公司的工藝不用進(jìn)行深槽刻蝕，但多次外延成本較高，且電荷平衡難以精確實(shí)現(xiàn)。在進(jìn)行800 V以上產(chǎn)品時(shí)擊穿電壓難以保持一致性。

4 結(jié)語(yǔ)

經(jīng)過(guò)多年的發(fā)展，功率MOSFET中平面柵VDMOS、溝槽柵和超結(jié)結(jié)構(gòu)成為了主要的元胞結(jié)構(gòu)，但應(yīng)用場(chǎng)合各有側(cè)重。溝槽柵結(jié)構(gòu)主要應(yīng)用于30～60 V的產(chǎn)品，60～500 V，以及800 V以上產(chǎn)品多采用平面柵VDMOS產(chǎn)品，500～700 V的領(lǐng)域正逐漸的被新興的超結(jié)結(jié)構(gòu)占據(jù)并隨著加工工藝的不斷發(fā)展向更廣闊的范圍發(fā)展。

參考文獻(xiàn)

[1] 石廣源，高嵩.低壓VDMOSFET‘Ron的最佳比例研究[J].微電子學(xué)與計(jì)算機(jī)，2002，19（12）：56.

[2] Linder，S著.肖曦，李虹，等.功率半導(dǎo)體-器件與應(yīng)用[M].北京：機(jī)械工業(yè)出版社，2009.

[3] 蘇延芬，劉英坤.Trench MOSFET的研究與發(fā)展[J].趨勢(shì)與展望，2007（4）.endprint