基于MEDICI的新型高壓SOI P—LDMOS的仿真優化

【摘要】本文以一個利用Triple RESURF結構實現的新型高壓SOI P-LDMOS器件的實例來具體說明如何利用TCAD工具MEDICI對已知的器件結構進行仿真，并根據性能需要優化器件相關參數。

【關鍵詞】MEDICI仿真;新型高壓SOI P-LDMOS器件;參數優化

1.引言

本文選取的仿真實例為一個新型的高壓低阻SOI P-LDMOS器件，其結構如圖1所示。與常規的SOI P-LDMOS器件不同，該器件的漂移區由低摻雜的N型區域與一條貫穿其中的P型埋層組成。得益于這樣的獨特設計，該器件克服了常規SOI P-LDMOS器件襯底無法輔助耗盡漂移區，使得RESUFR原理失效而帶來的器件耐壓較低的缺點。形成的Triple RESURF結構既達到了提高器件擊穿電壓的功能，又可以通過控制P埋層區域摻雜濃度降低器件的導通電阻，大幅提高了器件的性能。[1]本研究的主要目就是通過TCAD工具MEDICI對該器件進行仿真分析，驗證理論推導的正確性，并使用恰當的方法討論器件參數與性能的關系。

圖1 新型高壓低阻SOI P-LDMOS器件結構如圖

2.模型建立

進行仿真首先需要利用MEDICI提供的描述語言對所需仿真的對象進行定義。而定義的第一步是建立一個初始網格。利用MESH語句將圖1所示器件描述為一系列有間隔的X和Y方向的網格線構成的簡單矩形。[2]

MESH SMOOTH=1

X.MESH WIDTH=25 H1=0.25

Y.MESH N=1 L=-0.5

Y.MESH N=5 L=.0

Y.MESH DEPTH=7.0 H1=0.25

Y.MESH DEPTH=2.0 H1=0.5

Y.MESH DEPTH=4.0 H1=0.5

通過以上步驟定義了器件的基本網格，在網格確認之后，就需要對網格區域進行材料和電極情況的描述。

REGION NAME=1

Y.MIN=-0.5 Y.MAX=0OXIDE

REGION NAME=2

Y.MIN=0 Y.MAX=7.0SILICON

REGION NAME=3

Y.MIN=7.0Y.MAX=9.0OXIDE

REGION NAME=4

Y.MIN=9.0Y.MAX=13.0 SILICON

以上語句按照由上至下的空間順序定義了器件的柵氧區域、體硅區域、SOI區域、襯底硅區域，并分別描述了區域的材料、空間大小，由這四個區域組成了該器件的主體結構。

ELECTR NAME=Gate

X.MIN=1.5 X.MAX=3.5 IY.MAX=4

ELECTR NAME=Gate

X.MIN=3.5 X.MAX=8 IY.MAX=2

ELECTR NAME=Source X.MAX=0.8 IY.MAX=5

ELECTR NAME=Drain X.MIN=24.5 IY.MAX=5

ELECTR NAME=Drain X.MIN=21.0 IY.MAX=2

ELECTR NAME=DrainBOTTOM

以上語句則進行了器件電極情況的描述，完成這一步之后就能獲得描述器件幾何結構的最基本網格，如圖2所示。

圖2 器件幾何結構基本網格圖

圖2中形成的網格疏密不同，這是因為在器件的主要工作區域需要設置較密的網格以保證仿真較好的精確度，在埋氧層以下的襯底區域中網格較疏，可以減少仿真計算而不對仿真結果產生顯著影響。之后在基本網格的基礎之上，根據器件設計情況，進行摻雜情況的描述。

PROFILE REGION=2 N-TYPE N.PEAK=1E15 UNIFORM

PROFILE REGION=4 P-TYPE N.PEAK=1E17 UNIFORM

PROFILE N-TYPE N.PEAK=1.4E17

+ X.MIN=0 WIDTH=1.2 Y.MIN=0 Y.JUNC=1.0 XY.RATIO=0.75

PROFILE N-TYPE N.PEAK=1E20

+ X.MIN=0 WIDTH=0.4 Y.MIN=0 Y.JUNC=0.5 XY.RATIO=0.75

PROFILE P-TYPE N.PEAK=1E20

+ X.MIN=0.4 WIDTH=0.8 Y.MIN=0 Y.JUNC=0.5 XY.RATIO=0.75

PROFILE P-TYPE N.PEAK=1E20

+ X.MIN=23.5 WIDTH=1.5 Y.MIN=0Y.MAX=.5 UNIFORM

PROFILE P-TYPE N.PEAK=1E15+1e15

+ X.MIN=23.5 WIDTH=1.5 Y.MIN=.5 Y.MAX=1.5 UNIFORM

PROFILE P-TYPE N.PEAK=1E15+1e15

+ X.MIN=3.0 WIDTH=2 Y.MIN=0 Y.MAX=1.5 UNIFORM

PROFILE P-TYPE N.PEAK=1E15+1e15

+ X.MIN=3.0 X.MAX=25.0

.MIN=1.5 Y.MAX=3.3 UNIFORM

圖3 網格模型圖

通過以上的摻雜語句的描述，分別進行了對應于圖1中N-區域、襯底區域、N-Body區域、源極N+區域、源極P+區域、漏極歐姆接觸區域、漏極P+區域、P-Sink區域以及P型埋層區域的摻雜情況描述。得到如圖3所示的網格模型。

從圖3及語句中可以看出對于P-Sink、P型埋層以及連接埋層與漏極的P+區域均采用了均勻摻雜，這是出于簡化仿真目的。至此仿真模型建立的工作得以完成，運行以上程序能夠生成包含有器件模型關鍵參數的網標文件以備后續步驟使用。

3.模型求解

為了驗證該該新型器件形成了有效地Triple RESURF結構，從而大大提高了器件的耐壓性能，模型求解選擇了求解該器件的擊穿電壓并繪制此時的電勢圖示。

MODELCONMOB CONSRH FLDMOB SRFMOB BGN AUGER

SYMBOLCARRIER=0 GUMMEL

METHOD ICCG DAMPED

SOLVEINITIAL

MODELCONMOB CONSRH FLDMOB SRFMOB BGN AUGER IMPACT.I

SYMBOL CARRIER=2 NEWTON

METHODAUTONR ITLIMIT=20 STACK=50

LOG OUTFILE=LDMOS2BV

SOLVE V（DRAIN）=0 ELECTR=DRAIN CONTINUE

+ C.VMIN=-400 C.IMIN=-1E-10 C.VSTEP=-0.5

SOLVEPREVIOUS OUTFILE=BVSTR

上述語句描述了將器件柵襯短接并施加0-400V的反向掃描電壓，選取反向漏極電流1E-10為器件達到擊穿狀態標志的仿真計算。完成計算后利用繪圖語句繪制仿真過程中的漏極電流雖漏極電壓變化的圖示與恰好達到擊穿狀態時器件內部的等勢線圖示，具體語句如下所示。

PLOT.1DY.AXIS=I（DRAIN） X.AXIS=V（DRAIN） POINTS COLOR=2

+TITLE="DRAIN CHARACTERISTICS"

PLOT.2DBOUND JUNC DEPL FILL SCALE

+TITLE="EXAMPLE 1D - POTENTIAL CONTOURS"

E.LINEX.START=0 Y.START=0 S.DELTA=0.3 N.LINES=10

+?LINE.TYPE=3 COLOR=1

CONTOURPOTENTIA MIN=-400 MAX=400 DEL=5 COLOR=6

至此模型求解步驟結束，在此步驟中如果求解程序能夠正確的獲取模型建立步驟中生成的網表，并且網表中含有器件計算所需的所有關鍵參數的數值，那么MEIDICI就能夠準確地為我們求解出仿真的結果。

4.參數優化

要使該新型器件能夠達到設計預期，獲得足夠高的耐壓性能，能否形成有效的Triple RESURF結構是關鍵所在。通過求解二維泊松方程，我們得到一些定量的器件體內電場電勢的分布，并結合RESURF要求，我們可以得到triple RESURF的條件和優化窗口。[3]但是SOI襯底的triple RESURF條件的理論模型還沒有被提出來。器件的設計時候，由于缺乏準確的理論指導，只能更多的依賴定性和半定量的理論和經驗，因此如何利用仿真軟件高效、準確地得到所需的器件參數值得思考，在這里我進行了一些有益的嘗試。

新型器件之所以使用N-區域中的P型埋層代替傳統器件的P型漂移區，其主要目的之一便是為了輔助器件進行耗盡，保證器件在源端附近形成的反偏PN結達到雪崩擊穿條件之前，襯底、埋氧層、N-區域形成的倒置MIS結構能夠進入耗盡模式，且耗盡區域能夠與源端附近形成的反偏PN結的耗盡區相交疊，使得器件有更多區域可以參與分壓，從而提高了器件的耐壓性能。又由于PN結的耗盡區寬度與兩端摻雜濃度有關，因此定性分析可以得出，要形成有效的triple RESURF結構，如圖1中所示參數DP、WP、N-區域以及P埋層區域的摻雜濃度ND、NPB的合適選取尤為重要。由于摻雜濃度、埋層深度及寬度的共同影響，同時分析并確定出最優參數顯得困難，本文通過在確定埋層寬度與深度的條件下，找出最佳摻雜濃度的方式，確定出了3組不同埋層深度下的最佳摻雜方案，并擇優使用。

為確定給定埋層深度與寬度的條件下的最佳摻雜濃度，本文采用了步步逼近的方法。對于不關注的參數，本文取用傳統SOI P-LDMOS的典型值，如表1所示。

首先對DP=1.5下器件的最佳摻雜濃度進行討論，其中ND與NPB均在1E15cm-3至1E17cm-3的范圍類進行選取，均勻地在ND與NPB形成的平面坐標系中選取九個點，帶入模型，并利用MEDICI求解擊穿電壓值，得到結果如表2所示，繪制成曲面圖如圖4所示。

表2 利用MEDICI求解擊穿電壓值所得結果

ND/cm-3

NPB/cm3 1.00E15 1.00E16 1.00E17

1.00E15 85V 11V 8V

1.00E16 51V 104 39V

1.00E17 15V 22V 18V

表3 利用MEDICI求解所得數據

ND/cm-3

NPB/cm3 5.00E+15 1.00E16 5.00E+16

5.00E+15 85V 114V 8V

1.00E16 51V 104 39V

5.00E+16 15V 22V 18V

圖4 曲面圖

接下來取該次仿真所得的最佳摻雜濃度點，即空間坐標系中滿足BV（ND，NPB）=BV （1E16，1E16）=104V的點向ND-NPB平面投影得到的點（1E16，1E16），并以它為中心均勻地在ND-NPB平面坐標系中選取8個點，且步長為上一次一半，帶入模型并利用MEDICI求解，得到數據如表3所示，繪制成曲面圖如圖5所示。

圖5

以此方式進行多組仿真運算，所得結果如圖6、7、8與表4、5、6所示。

ND/cm-3

NPB/cm3 5.00E+15 7.50E+15 1.00E+16

5.00E+15 85V 283V 114V

7.50E+15 86V 104V 129V

1.00E+16 51V 86V 104V

圖6

表4

ND/cm-3

NPB/cm3 6.30E+15 7.50E+15 8.70E+15

3.80E+15 211V 184V 154V

5.00E+15 301V 283V 255V

6.20E+15 107V 141V 258V

圖7

表5

ND/cm-3

NPB/cm3 5.70E+15 6.30E+15 6.90E+15

4.40E+15 275V 262V 247V

5.00E+15 241V 301V 297V

5.60E+15 110V 140V 220V

圖8

由表5、6可以看出，最后兩組仿真結果擁有相同的最大擊穿電壓值，且最后一組數據中以這個最大值為中心的其余八個點的擊穿電壓值均小于中心點的擊穿電壓值，本文即以此認為該點為當前埋層深度與埋層寬度下的最佳摻雜濃度值。

表6

ND/cm-3

NPB/cm3 5.70E+15 6.30E+15 6.90E+15

4.40E+15 275V 262V 247V

5.00E+15 241V 301V 297V

5.60E+15 110V 140V 220V

當埋層深度分別為2.0與2.5時，按照以上步驟進行仿真，最終結果如表7所示。

表7

DP ND NPB BV

2.0 3.80E15cm-3 3.80E15cm-3 279V

2.5 5.00E15cm-3 1.00E16cm-3 203V

5.總結

由以上分析，我們得出在埋層深度DP=1.5且N-區域與埋層區域摻雜濃度ND、NPB分別為5.00E15cm-3與6.30E15cm-3時，器件達到310V的最大擊穿電壓值。繪制出此時器件內的等勢線分布如圖9（a）所示。

對比同樣埋層深度下，N-區域與埋層區域摻雜濃度ND、NPB分別為5.60E15cm-3與5.70E15cm-3時器件的等勢線圖示，如圖9（b）所示。

可見，有較高擊穿電壓值的器件其等勢線分布較為均勻且密布于器件內部，由于器件參與耐壓的部分增多，因此同種規格的器件其對應的擊穿電壓值相應增大。而由圖9（b）所示器件等勢圖可以看出，該器件在P埋層區域與N-區域構成的反向PN結所形成的耗盡區域恰好與倒置MIS結構界面形成的反形層相連時，器件就發生了擊穿，使得倒置MIS結構的耗盡區域沒有充分擴展，因此未能形成有效的RESURF結構，器件僅有局部區域可用于耐壓，因此擊穿電壓值較低。

圖9

圖9（c）則是埋層深度DP=2.5時優化所得的擁有最佳耐壓性能的器件發生擊穿時的圖示，對比圖9（a）可以看出，其等勢線在靠源端的埋層的上方排列較密，電場強度較大，器件在該處發生了擊穿。較之圖9（a）所示器件，該器件電勢分布均勻性較差，有集中于器件源端的趨勢，使得器件耐壓性能不如圖9（a）所示器件。

綜上所述，要使得器件的耐壓性能得到提升，需要器件內的電勢分布區域盡可能均勻與廣闊，使得器件能夠有效地利用更多的區域參與耐壓，提升耐壓性能。針對于本文所討論的新型SOI P-LDMOS器件，需要在埋層深度、N-區域摻雜濃度與埋層區域摻雜濃度之間有效平衡，讓器件內部各個結構的耗盡區域具有合適的寬度，使得電勢分布區域能夠均勻而廣闊地分布，從而達到提升器件耐壓性能的目的。

經過本研究的仿真優化，驗證了該新型SOI P-LDMOS器件設計的合理性，創新的P埋層的設計使得該器件形成了有效的Triple RESURF結構，提高了器件的耐壓性能。該新型SOI P-LDMOS器件最高達到了310V擊穿電壓值，較之傳統SOI P-LDMOS器件最高215V的擊穿電壓值，耐壓性能提升了44%左右。

參考文獻

[1]Zhou Kun，Luo Xiao-Rong，Fan Yuan-Hang，Luo Yin-Chun，Hu Xia-Rong，and Zhang Bo 2013 Chin.Phys.B 22 067306.

[2]韓雁.集成電路設計制造中EDA工具實用教程[M].浙江：浙江大學出版社，2007：27.

[3]Tingting Hua1，Yufeng Guo，Gene Sheu.A 2D Analytical Model of Bulk-silicon Triple RESURF Devices.ICSICT，2010：1850-1852.

項目來源：電子科技大學大學生創新訓練項目《低阻CMOS兼容P-LDMOS設計與仿真》的研究成果之一。

作者簡介：趙海翔，大學本科，現就讀于電子科技大學微電子與固體電子學院。