基于FPGA的DDS設計

經超+丁富舜

摘 要：本文首先論述了直接數字頻率合成（DDS）技術的發展，并將直接數字頻率合成技術與傳統的頻率合成技術進行了比較。然后深入研究了DDS的工作原理和基本結構，闡述了基于可編程邏輯器件（FPGA）實現DDS技術的意義。重點介紹了DDS技術在FPGA中的實現方法。在系統設計的過程中，本文以Altera公司的FPGA芯片EP2C5T144C8為核心，利用開發工具Quartus II軟件，實現DDS設計。

關鍵詞：可編程邏輯器件 直接數字頻率合成 函數信號發生器

中圖分類號：G64 文獻標識碼：A 文章編號：1672-3791（2014）01（c）-0027-02

信號發生器又稱信號源或振蕩器，在生產實踐和科技領域中有著廣泛的應用。能夠產生多種波形，如三角波、鋸齒波、方波、正弦波。正弦波的電路被稱為函數信號發生器。隨著可編程邏輯器件（FPGA）的不斷發展，直接數字頻率合成（DDS）技術應用的愈加成熟，利用DDS原理在FPGA平臺上開發高性能的多種波形信號發生器與基于DDS芯片的信號發生器相比，成本更低，操作更加靈活，而且還能根據要求在線更新配置，系統開發趨于軟件化。

1 總體設計方案

DDS的基本原理是利用采樣定量，通過查表法產生波形。DDS的結構有很多種，其基本的電路原理可用圖1來表示。

2 內部模塊設計

2.1 相位累加器模塊

相位累加主要是利用頻率控制字和相位控制字來累加出尋址地址，N=N+M；address=N+P；其中N為累加寄存器，初期為0；M為頻率控制字；address為尋址地址。模塊端口有：時鐘輸入端口（接頂層模塊20 MHz時鐘），復位輸入端口（接頂層模塊復位端），10位頻率控制字輸入端口和10位相位控制輸入端口（分別接頂層模塊的10位頻率控制字輸入端口和10位相位控制輸入端口），地址輸出端口（將地址通過頂層模塊傳送給rom模塊，10位）（見圖2）。

累加器VHDL程序：

2.2 波形ROM模塊

本模塊的功能是通過傳送過來的地址，查找地址所對應的數據，并將數據輸出。生成的模塊端口：地址輸入端口（接相位累加模塊傳送過來的地址，10位），時鐘輸入端口（接分頻后的時鐘），數據輸出端口（12位）。生成的mif文件如下：

2.3 D/A轉換電路模塊

由DDS產生的數字信號輸出后，必須經過D/A轉換，變成模擬量后才能使用示波器來測量我們所產生的波形。該模塊主要由兩片DAC7512芯片組成，一片DAC7512芯片用于接收FPGA傳來的波形數據，將其轉化為模擬量輸出；另一片DAC7512芯片接收來自FPGA的波形幅度數據，用以產生相應的幅度電壓，將其作為基準電壓輸入到上一片芯片的基準電壓輸入端口，實現輸出波形的幅度可調。

3 仿真結果及分析

3.1 三角波（見圖4）

分析：通過選擇信號設為001產生三角波的數據。三角波從0開始逐漸上升到最大值4095，再從最大值降低到0，依次循環此規律，符合實際波形的要求。

3.2 方波（見圖5）

分析：通過選擇信號設為010產生方波的數據。形成0與4095的交替，即就是高低電平的交替，跟實際波形相符。

3.3 鋸齒波（見圖6）

分析：通過選擇信號設為011產生鋸齒波的數據。鋸齒波從0直接跳到最大值4095，然后從最大值逐漸變成0，依次循環此規律，符合實際電路的要求。

3.4 梯形波（見圖7）

分析：通過選擇信號設為100產生梯形波的數據。梯形波從0逐漸上升到最大值4095并保持一段時間，然后從最大值逐漸下降到0并保持一段時間，依次循環此規律，符合實際電路中產生的梯形波的要求。

3.5 正弦波（見圖8）

分析：通過選擇信號設為101產生正弦波的數據。從2047上升到4046然后下降到52（由于只抽取了其中的幾個數據，所以沒有下降到0，這個代表著隨機性），并且依次循環此規律，符合實際波形的要求。

4 結語

波形發生器是信號源的一種，主要給被測電路提供所需要的已知信號（各種波形），然后用其他儀表測量感興趣的參數。多功能波形發生器采用FPGA器件作為核心控制部件，精度高穩定性好，得到波形平滑，尤其是由于FPGA的高速度，能實現較高頻率的波形。目前我國已經開始研制波形發生器，并取得了可喜的成果。但總的來說，我國波形發生器還沒有形成真正的產業。就目前國內的成熟產品來看，多為一些PC儀器插卡，獨立的儀器等都很少，并且我國現在的波形發生器的種類和性能都與國外同類產品存在較大的差距，因此，加緊對這類產品的研制起著至關重要的作用。

參考文獻

[1] 王美妮.基于FPGA的DDS的研究設計與實現[D].大連海事大學，2006.

[2] 劉洪利.基于DDS的可編程的波形發生器[J].國外電子測量技術，2008（8）：56-60.

[3] 王忠林.基于DDS技術的多功能信號發生器研究[D].山東大學，2007.

[4] 褚振勇.FPGA設計及應用[M].3版.西安：西安電子科技大學出版社，2012：361-366.

[5] 鄭亞民，董曉舟.可編程邏輯器件開發軟件Quartus II[M].北京：國防工業出版社，2006：162-165.

[6] 王傳新.FPGA設計基礎[M].北京：高等教育出版社，2007：58-60.

[7] 張鵬南.基于Quartus II的VHDL數字系統設計入門與應用實例[M].北京：電子工業出版社，2012：210-214.

[8] 高士友.基于FPGA的DDS信號發生器的設計[J].現代電子技術，2009（16）：35-40.endprint

摘 要：本文首先論述了直接數字頻率合成（DDS）技術的發展，并將直接數字頻率合成技術與傳統的頻率合成技術進行了比較。然后深入研究了DDS的工作原理和基本結構，闡述了基于可編程邏輯器件（FPGA）實現DDS技術的意義。重點介紹了DDS技術在FPGA中的實現方法。在系統設計的過程中，本文以Altera公司的FPGA芯片EP2C5T144C8為核心，利用開發工具Quartus II軟件，實現DDS設計。

關鍵詞：可編程邏輯器件 直接數字頻率合成 函數信號發生器

中圖分類號：G64 文獻標識碼：A 文章編號：1672-3791（2014）01（c）-0027-02

信號發生器又稱信號源或振蕩器，在生產實踐和科技領域中有著廣泛的應用。能夠產生多種波形，如三角波、鋸齒波、方波、正弦波。正弦波的電路被稱為函數信號發生器。隨著可編程邏輯器件（FPGA）的不斷發展，直接數字頻率合成（DDS）技術應用的愈加成熟，利用DDS原理在FPGA平臺上開發高性能的多種波形信號發生器與基于DDS芯片的信號發生器相比，成本更低，操作更加靈活，而且還能根據要求在線更新配置，系統開發趨于軟件化。

1 總體設計方案

DDS的基本原理是利用采樣定量，通過查表法產生波形。DDS的結構有很多種，其基本的電路原理可用圖1來表示。

2 內部模塊設計

2.1 相位累加器模塊

相位累加主要是利用頻率控制字和相位控制字來累加出尋址地址，N=N+M；address=N+P；其中N為累加寄存器，初期為0；M為頻率控制字；address為尋址地址。模塊端口有：時鐘輸入端口（接頂層模塊20 MHz時鐘），復位輸入端口（接頂層模塊復位端），10位頻率控制字輸入端口和10位相位控制輸入端口（分別接頂層模塊的10位頻率控制字輸入端口和10位相位控制輸入端口），地址輸出端口（將地址通過頂層模塊傳送給rom模塊，10位）（見圖2）。

累加器VHDL程序：

2.2 波形ROM模塊

本模塊的功能是通過傳送過來的地址，查找地址所對應的數據，并將數據輸出。生成的模塊端口：地址輸入端口（接相位累加模塊傳送過來的地址，10位），時鐘輸入端口（接分頻后的時鐘），數據輸出端口（12位）。生成的mif文件如下：

2.3 D/A轉換電路模塊

由DDS產生的數字信號輸出后，必須經過D/A轉換，變成模擬量后才能使用示波器來測量我們所產生的波形。該模塊主要由兩片DAC7512芯片組成，一片DAC7512芯片用于接收FPGA傳來的波形數據，將其轉化為模擬量輸出；另一片DAC7512芯片接收來自FPGA的波形幅度數據，用以產生相應的幅度電壓，將其作為基準電壓輸入到上一片芯片的基準電壓輸入端口，實現輸出波形的幅度可調。

3 仿真結果及分析

3.1 三角波（見圖4）

分析：通過選擇信號設為001產生三角波的數據。三角波從0開始逐漸上升到最大值4095，再從最大值降低到0，依次循環此規律，符合實際波形的要求。

3.2 方波（見圖5）

分析：通過選擇信號設為010產生方波的數據。形成0與4095的交替，即就是高低電平的交替，跟實際波形相符。

3.3 鋸齒波（見圖6）

分析：通過選擇信號設為011產生鋸齒波的數據。鋸齒波從0直接跳到最大值4095，然后從最大值逐漸變成0，依次循環此規律，符合實際電路的要求。

3.4 梯形波（見圖7）

分析：通過選擇信號設為100產生梯形波的數據。梯形波從0逐漸上升到最大值4095并保持一段時間，然后從最大值逐漸下降到0并保持一段時間，依次循環此規律，符合實際電路中產生的梯形波的要求。

3.5 正弦波（見圖8）

分析：通過選擇信號設為101產生正弦波的數據。從2047上升到4046然后下降到52（由于只抽取了其中的幾個數據，所以沒有下降到0，這個代表著隨機性），并且依次循環此規律，符合實際波形的要求。

4 結語

波形發生器是信號源的一種，主要給被測電路提供所需要的已知信號（各種波形），然后用其他儀表測量感興趣的參數。多功能波形發生器采用FPGA器件作為核心控制部件，精度高穩定性好，得到波形平滑，尤其是由于FPGA的高速度，能實現較高頻率的波形。目前我國已經開始研制波形發生器，并取得了可喜的成果。但總的來說，我國波形發生器還沒有形成真正的產業。就目前國內的成熟產品來看，多為一些PC儀器插卡，獨立的儀器等都很少，并且我國現在的波形發生器的種類和性能都與國外同類產品存在較大的差距，因此，加緊對這類產品的研制起著至關重要的作用。

參考文獻

[1] 王美妮.基于FPGA的DDS的研究設計與實現[D].大連海事大學，2006.

[2] 劉洪利.基于DDS的可編程的波形發生器[J].國外電子測量技術，2008（8）：56-60.

[3] 王忠林.基于DDS技術的多功能信號發生器研究[D].山東大學，2007.

[4] 褚振勇.FPGA設計及應用[M].3版.西安：西安電子科技大學出版社，2012：361-366.

[5] 鄭亞民，董曉舟.可編程邏輯器件開發軟件Quartus II[M].北京：國防工業出版社，2006：162-165.

[6] 王傳新.FPGA設計基礎[M].北京：高等教育出版社，2007：58-60.

[7] 張鵬南.基于Quartus II的VHDL數字系統設計入門與應用實例[M].北京：電子工業出版社，2012：210-214.

[8] 高士友.基于FPGA的DDS信號發生器的設計[J].現代電子技術，2009（16）：35-40.endprint

摘 要：本文首先論述了直接數字頻率合成（DDS）技術的發展，并將直接數字頻率合成技術與傳統的頻率合成技術進行了比較。然后深入研究了DDS的工作原理和基本結構，闡述了基于可編程邏輯器件（FPGA）實現DDS技術的意義。重點介紹了DDS技術在FPGA中的實現方法。在系統設計的過程中，本文以Altera公司的FPGA芯片EP2C5T144C8為核心，利用開發工具Quartus II軟件，實現DDS設計。

關鍵詞：可編程邏輯器件 直接數字頻率合成 函數信號發生器

中圖分類號：G64 文獻標識碼：A 文章編號：1672-3791（2014）01（c）-0027-02

信號發生器又稱信號源或振蕩器，在生產實踐和科技領域中有著廣泛的應用。能夠產生多種波形，如三角波、鋸齒波、方波、正弦波。正弦波的電路被稱為函數信號發生器。隨著可編程邏輯器件（FPGA）的不斷發展，直接數字頻率合成（DDS）技術應用的愈加成熟，利用DDS原理在FPGA平臺上開發高性能的多種波形信號發生器與基于DDS芯片的信號發生器相比，成本更低，操作更加靈活，而且還能根據要求在線更新配置，系統開發趨于軟件化。

1 總體設計方案

DDS的基本原理是利用采樣定量，通過查表法產生波形。DDS的結構有很多種，其基本的電路原理可用圖1來表示。

2 內部模塊設計

2.1 相位累加器模塊

相位累加主要是利用頻率控制字和相位控制字來累加出尋址地址，N=N+M；address=N+P；其中N為累加寄存器，初期為0；M為頻率控制字；address為尋址地址。模塊端口有：時鐘輸入端口（接頂層模塊20 MHz時鐘），復位輸入端口（接頂層模塊復位端），10位頻率控制字輸入端口和10位相位控制輸入端口（分別接頂層模塊的10位頻率控制字輸入端口和10位相位控制輸入端口），地址輸出端口（將地址通過頂層模塊傳送給rom模塊，10位）（見圖2）。

累加器VHDL程序：

2.2 波形ROM模塊

本模塊的功能是通過傳送過來的地址，查找地址所對應的數據，并將數據輸出。生成的模塊端口：地址輸入端口（接相位累加模塊傳送過來的地址，10位），時鐘輸入端口（接分頻后的時鐘），數據輸出端口（12位）。生成的mif文件如下：

2.3 D/A轉換電路模塊

由DDS產生的數字信號輸出后，必須經過D/A轉換，變成模擬量后才能使用示波器來測量我們所產生的波形。該模塊主要由兩片DAC7512芯片組成，一片DAC7512芯片用于接收FPGA傳來的波形數據，將其轉化為模擬量輸出；另一片DAC7512芯片接收來自FPGA的波形幅度數據，用以產生相應的幅度電壓，將其作為基準電壓輸入到上一片芯片的基準電壓輸入端口，實現輸出波形的幅度可調。

3 仿真結果及分析

3.1 三角波（見圖4）

分析：通過選擇信號設為001產生三角波的數據。三角波從0開始逐漸上升到最大值4095，再從最大值降低到0，依次循環此規律，符合實際波形的要求。

3.2 方波（見圖5）

分析：通過選擇信號設為010產生方波的數據。形成0與4095的交替，即就是高低電平的交替，跟實際波形相符。

3.3 鋸齒波（見圖6）

分析：通過選擇信號設為011產生鋸齒波的數據。鋸齒波從0直接跳到最大值4095，然后從最大值逐漸變成0，依次循環此規律，符合實際電路的要求。

3.4 梯形波（見圖7）

分析：通過選擇信號設為100產生梯形波的數據。梯形波從0逐漸上升到最大值4095并保持一段時間，然后從最大值逐漸下降到0并保持一段時間，依次循環此規律，符合實際電路中產生的梯形波的要求。

3.5 正弦波（見圖8）

分析：通過選擇信號設為101產生正弦波的數據。從2047上升到4046然后下降到52（由于只抽取了其中的幾個數據，所以沒有下降到0，這個代表著隨機性），并且依次循環此規律，符合實際波形的要求。

4 結語

波形發生器是信號源的一種，主要給被測電路提供所需要的已知信號（各種波形），然后用其他儀表測量感興趣的參數。多功能波形發生器采用FPGA器件作為核心控制部件，精度高穩定性好，得到波形平滑，尤其是由于FPGA的高速度，能實現較高頻率的波形。目前我國已經開始研制波形發生器，并取得了可喜的成果。但總的來說，我國波形發生器還沒有形成真正的產業。就目前國內的成熟產品來看，多為一些PC儀器插卡，獨立的儀器等都很少，并且我國現在的波形發生器的種類和性能都與國外同類產品存在較大的差距，因此，加緊對這類產品的研制起著至關重要的作用。

參考文獻

[1] 王美妮.基于FPGA的DDS的研究設計與實現[D].大連海事大學，2006.

[2] 劉洪利.基于DDS的可編程的波形發生器[J].國外電子測量技術，2008（8）：56-60.

[3] 王忠林.基于DDS技術的多功能信號發生器研究[D].山東大學，2007.

[4] 褚振勇.FPGA設計及應用[M].3版.西安：西安電子科技大學出版社，2012：361-366.

[5] 鄭亞民，董曉舟.可編程邏輯器件開發軟件Quartus II[M].北京：國防工業出版社，2006：162-165.

[6] 王傳新.FPGA設計基礎[M].北京：高等教育出版社，2007：58-60.

[7] 張鵬南.基于Quartus II的VHDL數字系統設計入門與應用實例[M].北京：電子工業出版社，2012：210-214.

[8] 高士友.基于FPGA的DDS信號發生器的設計[J].現代電子技術，2009（16）：35-40.endprint