高速PCB設(shè)計(jì)中信號(hào)反射的抑制方法

王文濤，趙 娜，鄭宜忠

(中國電子科技集團(tuán)公司第五十四研究所，河北石家莊 050081)

0 引言

隨著電子科學(xué)技術(shù)發(fā)展的日新月異，由IC芯片構(gòu)成的電子系統(tǒng)朝著大規(guī)模、小體積和高速度的方向飛速發(fā)展，而且發(fā)展速度越來越快。這樣就帶來一個(gè)問題，即電子系統(tǒng)的體積減小導(dǎo)致電路的布局布線密度變大，而同時(shí)信號(hào)的頻率還在不斷提高，信號(hào)的邊沿翻轉(zhuǎn)時(shí)間仍在變短。當(dāng)信號(hào)的互聯(lián)延遲大于邊沿信號(hào)翻轉(zhuǎn)時(shí)間的10%時(shí)，板上的信號(hào)導(dǎo)線就會(huì)呈現(xiàn)出傳輸線的效應(yīng)，使得信號(hào)反射、串?dāng)_等一系列問題變得越來越突出。高速問題的出現(xiàn)給硬件設(shè)計(jì)帶來了更大的挑戰(zhàn)，有許多從邏輯角度看來正確的設(shè)計(jì)，如果在實(shí)際PCB設(shè)計(jì)中處理不當(dāng)，就會(huì)導(dǎo)致整個(gè)設(shè)計(jì)失敗。因此，解決高速電路中出現(xiàn)的問題，已成為系統(tǒng)設(shè)計(jì)能否成功的關(guān)鍵因素之一。

1 反射產(chǎn)生的原理及其影響

1.1 反射產(chǎn)生的原理

產(chǎn)生反射的直接原因是因?yàn)閭鬏斁€阻抗的不匹配，由于阻抗不匹配而造成信號(hào)能量在終端的不完全吸收［1］。

反射問題反映的是單個(gè)網(wǎng)絡(luò)的信號(hào)質(zhì)量，與單個(gè)網(wǎng)絡(luò)的信號(hào)路徑及信號(hào)返回路徑的物理特性有關(guān)。通常PCB布線的物理特性對(duì)傳輸線有很大的影響，物理特性主要有布線的材料、布線寬度、布線厚度、與其他布線層和平面層的距離以及周圍材料的介電常數(shù)［2］。信號(hào)沿單個(gè)網(wǎng)絡(luò)傳播時(shí)，會(huì)感受到互連線的瞬態(tài)阻抗變化，若信號(hào)感受到的互連阻抗保持不變，則保持不失真;若信號(hào)感受到的互連阻抗發(fā)生變化，則產(chǎn)生失真，信號(hào)在變化處產(chǎn)生反射，該反射信號(hào)將傳回信號(hào)的發(fā)射端，并將再次反射回來，直至反射信號(hào)隨著能量的減弱而幅度隨之減小，最終信號(hào)的電壓和電流達(dá)到穩(wěn)定。

1.2 反射的計(jì)算

信號(hào)沿傳輸線向前傳播時(shí)，每時(shí)每刻都會(huì)感受到一個(gè)瞬態(tài)阻抗，如果信號(hào)感受的阻抗是恒定的，那么它就會(huì)正常向前傳播，只要感受到的阻抗發(fā)生變化，不論是什么引起的，信號(hào)都會(huì)發(fā)生反射，衡量信號(hào)反射量的重要指標(biāo)是反射系數(shù)，表示反射電壓和原傳輸信號(hào)電壓的比值。反射系數(shù)定義為［3］:

式中，Z1為變化后的阻抗;Z0為變化前的阻抗。假設(shè)PCB中走線的特性阻抗為50 Ω，傳輸過程中遇到一個(gè)150 Ω的電阻，暫不考慮寄生電容、電感的影響，把電阻看成理想的純電阻，那么反射系數(shù)為:(150－50)/(150+50)=1/2，則會(huì)有原信號(hào)一半的能量被反射回源端，如果傳輸信號(hào)的電壓是5 V，反射電壓就是2.5 V。

1.3 反射的影響

1.3.1 反射導(dǎo)致信號(hào)的失真問題

如果一根走線沒有被正確終結(jié)，那么來自驅(qū)動(dòng)端的信號(hào)脈沖在接收端將被反射，如果反射信號(hào)很強(qiáng)，疊加的波形就可能會(huì)改變邏輯狀態(tài)，從而引起不可預(yù)期的效應(yīng)，使信號(hào)輪廓失真［4］。當(dāng)失真變形非常顯著時(shí)，可能導(dǎo)致多種錯(cuò)誤發(fā)生，引起設(shè)計(jì)失敗，同時(shí)失真變形的信號(hào)對(duì)噪聲的敏感性增加了，也會(huì)引起設(shè)計(jì)失敗。

1.3.2 反射引起過沖和下沖

過沖就是第一個(gè)峰值或谷值超過設(shè)定電壓——對(duì)于上升沿是指第一個(gè)峰值超過最高電壓，對(duì)于下降沿是指第一個(gè)谷值超過最低電壓，過大的過沖將會(huì)損壞元器件中的保護(hù)二極管，導(dǎo)致過早的失效;下沖是指下一個(gè)谷值或峰值，嚴(yán)重時(shí)將可能產(chǎn)生假時(shí)鐘信號(hào)，導(dǎo)致系統(tǒng)的誤讀/寫操作［5］。

1.3.3 振蕩

振蕩現(xiàn)象也是反射引起的癥狀之一，振蕩和過沖在本質(zhì)上是相同的，在一個(gè)時(shí)鐘周期中，反復(fù)出現(xiàn)過沖和下沖就成為振蕩。振蕩是電路中因?yàn)榉瓷涠a(chǎn)生的多余能量無法被及時(shí)吸收的結(jié)果。

2 反射的抑制方法

引起反射的主要因素有布線的幾何形狀(線寬、線長、過多的轉(zhuǎn)彎和過彎的角度)、同一網(wǎng)絡(luò)布線層的轉(zhuǎn)換、經(jīng)過連接器的傳輸、電源和地平面的不連續(xù)、錯(cuò)誤的拓?fù)浣Y(jié)構(gòu)及網(wǎng)絡(luò)末端未被匹配終結(jié)等。針對(duì)這些原因提出如下抑制方法。

2.1 降低系統(tǒng)頻率

在可能的情況下降低信號(hào)沿的變換速率，以便在另一個(gè)信號(hào)加到傳輸線之前使傳輸線的反射達(dá)到穩(wěn)態(tài)。在滿足設(shè)計(jì)規(guī)范的同時(shí)盡量選擇慢速的器件，并且避免不同種類的信號(hào)混合使用。

2.2 優(yōu)化板級(jí)信號(hào)處理方式。

高速問題是PCB設(shè)計(jì)必須考慮的關(guān)鍵因素，因?yàn)闀r(shí)序要求嚴(yán)格，必須預(yù)先確定這些可能帶來高速問題的器件和節(jié)點(diǎn)，調(diào)節(jié)這些元器件布局布線所需要的各種要求，最終控制信號(hào)完整性的設(shè)計(jì)指標(biāo)，主要處理方式如下:

①使用較薄的PCB板，目的在于減小過孔的寄生參數(shù);

②合理選擇疊層，充分利用中間層來設(shè)置屏蔽，更好地實(shí)現(xiàn)就近接地，有效減低寄生電感，有效縮短信號(hào)的傳輸長度，大幅度降低信號(hào)間的交叉干擾;

③控制PCB板上的信號(hào)線的幾何形狀，減少過彎，最小化走線的阻抗不連續(xù)點(diǎn)，尤其在高頻電路中布線，最好采用全直線，若需要轉(zhuǎn)彎時(shí)，可用45°折線或圓弧線，這樣可以減少高頻信號(hào)對(duì)外的發(fā)射和相互間的耦合;

④重要信號(hào)線盡量不換層，減少不必要的過孔。實(shí)驗(yàn)表明，一個(gè)過孔可帶來約0.5 pF的分布電容，減少過孔數(shù)能顯著提高速度。若不可避免，則在信號(hào)換層的過孔附近放置一些接地的過孔(即伴隨過孔)，以便為信號(hào)回流提供最低的阻抗路徑;

⑤保證平面層的完整性，為信號(hào)線提供低阻抗的回流路徑。目的在于減少共模阻抗耦合與共模開關(guān)噪聲，減少或消除與供電系統(tǒng)相關(guān)的信號(hào)完整性問題;

⑥電源和地的管腳要就近打過孔，過孔和管腳之間的引線越短越好，因?yàn)殚L引線會(huì)導(dǎo)致電感的增加。同時(shí)電源和地的引線要盡可能粗，以減少阻抗;

⑦采用正確的走線拓?fù)浣Y(jié)構(gòu):

走線的拓?fù)浣Y(jié)構(gòu)是指一根信號(hào)線的布線順序及布線結(jié)構(gòu)。在實(shí)際電路中常常會(huì)遇到單一驅(qū)動(dòng)源驅(qū)動(dòng)多個(gè)負(fù)載的情況，驅(qū)動(dòng)源和負(fù)載構(gòu)成了信號(hào)的拓?fù)洹２煌耐負(fù)浞植紝?duì)信號(hào)的影響是非常顯著的。通常情形下，PCB走線采用2種基本拓?fù)浣Y(jié)構(gòu)，即菊花鏈和星形拓?fù)洌?］，如圖1所示。

圖1 拓?fù)涫疽?/p>

菊花鏈:布線從驅(qū)動(dòng)端開始，依次到達(dá)各接收端。如果使用串聯(lián)電阻來改變信號(hào)特性，串聯(lián)電阻的位置應(yīng)該緊靠驅(qū)動(dòng)端。在控制走線的高次諧波干擾方面，菊花鏈走線效果最好。但這種走線方式布通率最低，不容易100%布通。實(shí)際設(shè)計(jì)中，菊花鏈布線中分支長度盡可能短。這種拓?fù)浣Y(jié)構(gòu)占用的布線空間較小并可用單一電阻匹配終結(jié)。但是這種走線結(jié)構(gòu)使得在不同的信號(hào)接收端信號(hào)的接收是不同步的。

星形拓?fù)?可以有效地避免時(shí)鐘信號(hào)不同步問題，其缺點(diǎn)是每條分支上都需要終端電阻。終端電阻的阻值應(yīng)和聯(lián)機(jī)的特征阻抗相匹配。這可通過手工計(jì)算，也可通過工具計(jì)算出特征阻抗值和終端匹配電阻值。當(dāng)系統(tǒng)的不同信號(hào)在接收端的接收要求是同步時(shí)，星形拓?fù)涫亲詈线m的。

2.3 采用端接方式

控制信號(hào)傳輸路徑的特性阻抗保持恒定，即反射系數(shù)為0時(shí)，意味著傳輸路徑上沒有反射，這種情況就稱為阻抗匹配，此時(shí)信號(hào)將理想地傳遞到終端。通常，傳輸線的長度符合下式的條件應(yīng)使用端接技術(shù)。

式中，L為傳輸線線長;tr為源端信號(hào)的上升時(shí)間;tpd1為傳輸線上每單位長度的負(fù)載傳輸延遲。即當(dāng)源端完整的電平轉(zhuǎn)移將發(fā)生在從傳輸線的接收端反射回源端的發(fā)射波到達(dá)遠(yuǎn)端之前，需要使用端接匹配技術(shù)［7］。傳輸線的端接原則是:如果負(fù)載反射系數(shù)或源反射系數(shù)二者任一為零，則反射將被消除。通常采用2種策略:使源阻抗與傳輸線阻抗匹配，即源端端接;使負(fù)載阻抗與傳輸線阻抗匹配，即終端端接［8］。

2.3.1 源端端接

源端端接主要是串形端接方法，串行端接是通過在盡量靠近源端的位置串行插入一個(gè)電阻到傳輸線中來實(shí)現(xiàn)。串聯(lián)電阻的阻值和驅(qū)動(dòng)端的阻值之和應(yīng)等于傳輸線的阻抗。這種串行端接的原理是消除從負(fù)載端反射回來的電壓，阻止傳輸線的二次反射，如圖2所示。

圖2 源端串聯(lián)端接

2.3.2 終端端接

終端端接的主要原理是在盡量靠近負(fù)載端的位置加上拉或下拉阻抗以實(shí)現(xiàn)終端的阻抗匹配，常用的終端端接主要有單電阻并行端接、RC端接、戴維南端接和肖特基二極管端接，如圖3所示［9］。

圖3 4種常用終端端接方法示意

單電阻并行端接選取的電阻值等于傳輸線的阻抗;戴維南端接的2個(gè)電阻阻值滿足關(guān)系式Z0=R1R2/(R1+R2);RC端接選取電容的值一般情況下滿足關(guān)系式C=3T/Z0，T為信號(hào)上升時(shí)間，Z0為傳輸線的阻抗。

從系統(tǒng)設(shè)計(jì)的角度，應(yīng)首選并行端接，因其是在信號(hào)能量反射回源端之前，在負(fù)載端消除反射，因而消除一次反射，這樣可以減小噪聲、電磁干擾(EMI)及射頻干擾(RFI)，而串接端接則是在源端消除由負(fù)載端反射回來的信號(hào)，只是消除二次反射，但由于單電阻并行端接的電流消耗大，戴維南端接的直流功耗大，RC端接的開關(guān)速度低、肖特基二極管端接容易給與其相連的電源和地上產(chǎn)生噪聲等缺點(diǎn)，目前最為廣泛使用的是源端串聯(lián)電阻端接的方式，因?yàn)槠洳辉黾与娫聪摹⒉辉黾訉?duì)地的阻抗，且實(shí)現(xiàn)起來特別簡單方便，而且在這種情況下，接收端可以靠反射來達(dá)到足夠的電壓幅值。實(shí)際設(shè)計(jì)中終端端接需根據(jù)下列情況選擇使用:戴維南端接應(yīng)用于使用雙極性器件的鏈狀和總線型結(jié)構(gòu);RC終端應(yīng)用于使用CMOS器件的鏈狀和總線型結(jié)構(gòu)［10］;必要時(shí)需通過仿真對(duì)比，確定使用哪種端接方式。

3 仿真波形對(duì)比分析

對(duì)一組數(shù)據(jù)總線做不同的處理方法所得到的仿真波形［11］。如圖4所示，上側(cè)波形為長距離多過彎布線信號(hào)的波形;中間波形為短距離少過彎布線信號(hào)的波形;下側(cè)波形為串聯(lián)電阻匹配后的波形。由圖4可知，長距離多過彎布線時(shí)波形有大幅度的振蕩產(chǎn)生;適當(dāng)改變走線的物理特性、縮短布線長度、減少過彎可以明顯減緩振蕩的幅度;串聯(lián)電阻匹配后振蕩消除，波形變得平滑。

圖4 仿真波形

4 結(jié)束語

在高速PCB設(shè)計(jì)中，合理的布局和布線、規(guī)避不必要的過彎和過孔、確保阻抗連續(xù)、提供完整的信號(hào)參考平面及良好的接地等，是確保設(shè)計(jì)成功的前提條件。但為了更好地優(yōu)化設(shè)計(jì)，使信號(hào)完整性更好，具有更高的電磁兼容性，還應(yīng)該進(jìn)行設(shè)計(jì)仿真驗(yàn)證，包括仿真模型驗(yàn)證、拓?fù)浞治觥⒉季€前與布線后仿真、約束條件的設(shè)置及PCB布局布線等硬件環(huán)節(jié)，通過仿真結(jié)果，可幫助設(shè)計(jì)者及時(shí)解決設(shè)計(jì)缺陷，彌補(bǔ)電路設(shè)計(jì)到PCB實(shí)現(xiàn)的不足，從而優(yōu)化設(shè)計(jì)，提高高速PCB設(shè)計(jì)的一次成功率，較好地應(yīng)對(duì)高速設(shè)計(jì)所面臨的難題。 ■

［1］孫宇貞.高速電路的信號(hào)完整性分析［J］.電子應(yīng)用技術(shù)，2005，31(3):89 －92.

［2］姜培安.高速電路PCB設(shè)計(jì)方法與技巧［M］.北京:中國電力出版社，2010.

［3］邵 鵬.高速電路設(shè)計(jì)與仿真分析［M］.北京:電子工業(yè)出版社，2010.

［4］白同云.電磁兼容設(shè)計(jì)［M］.北京:北京郵電大學(xué)出版社，2011.

［5］周潤景，蘇良碧.高速電路板設(shè)計(jì)與仿真(第4版)［M］.北京:電子工業(yè)出版社，2011.

［6］萬倩倩，白 勇.基于鄰居節(jié)點(diǎn)的拓?fù)淇刂扑惴ㄑ芯颗c仿真［J］.無線電通信技術(shù)，2012，38(3):12 －13，61.

［7］曾 峰，鞏海洪，曾 波.印制電路板(PCB)設(shè)計(jì)與制作［M］.北京:電子工業(yè)出版社，2005.

［8］陳 偉，黃秋元，周 鵬.高速電路信號(hào)完整性分析與設(shè)計(jì)［M］.北京:電子工業(yè)出版社，2009.

［9］何 宏，王云亮，張志宏.電磁兼容與印制電路板［M］.北京:國防工業(yè)出版社，2011.

［10］卡尼吉亞(CANIGGIA S)，瑪拉蒂(MARADEI F).高速數(shù)字系統(tǒng)的信號(hào)完整性和輻射發(fā)射［M］.北京:機(jī)械工業(yè)出版社，2010.

［11］閻照文.信號(hào)完整性仿真分析方法［M］.北京:中國水利水電出版社，2011.