移動自組網(wǎng)節(jié)點中HPI層間傳輸方案設(shè)計與實現(xiàn)

李司

【摘要】 為滿足基于TDD同步調(diào)度機制的移動自組網(wǎng)設(shè)計方案中網(wǎng)絡(luò)層路由算法與MAC層調(diào)度協(xié)議處理需求，構(gòu)建了基于S3C6410 ARM處理器與TMS320C6416 DSP處理器的多核構(gòu)架的移動自組網(wǎng)節(jié)點路由與調(diào)度處理單元，并給出了基于HPI接口的多處理器層間數(shù)據(jù)交互硬件設(shè)計方案與軟件設(shè)計架構(gòu)。實現(xiàn)結(jié)果證明HPI接口可靠、穩(wěn)定，滿足自組網(wǎng)節(jié)點層間高速數(shù)據(jù)傳輸要求。

【關(guān)鍵詞】 移動自組網(wǎng) ARM DSP HPI

一、引言

移動自組網(wǎng)是由一組帶有無線收發(fā)裝置的節(jié)點組成的一個臨時性多跳自治網(wǎng)絡(luò)，網(wǎng)絡(luò)中的每一個節(jié)點同時具有普通網(wǎng)絡(luò)節(jié)點和路由器的雙重功能。該網(wǎng)絡(luò)無需任何基礎(chǔ)設(shè)施，可隨時隨地快速靈活部署，且具有極強的抗毀特性，在軍事作戰(zhàn)和民用應(yīng)急通信領(lǐng)域都具有廣闊的應(yīng)用前景，是目前網(wǎng)絡(luò)構(gòu)建方案研究中的熱點問題。

移動自組網(wǎng)節(jié)點設(shè)備作為該網(wǎng)絡(luò)構(gòu)建的基礎(chǔ)，其特殊的體系結(jié)構(gòu)是自組網(wǎng)系統(tǒng)具有無中心、自組織、抗毀性強等特性的關(guān)鍵。目前自組網(wǎng)節(jié)點設(shè)備實現(xiàn)技術(shù)的研究中有兩類主流實現(xiàn)方案：1）基于CSMA/CA的競爭方案，該方案多采用嵌入式處理器加802.11協(xié)議標(biāo)準(zhǔn)的制式芯片實現(xiàn)，其中ARM處理器實現(xiàn)自組網(wǎng)路由協(xié)議處理，制式芯片實現(xiàn)物理層及MAC層功能。該方案實現(xiàn)簡單，但由采用基于競爭的MAC層協(xié)議，因此網(wǎng)絡(luò)吞吐量無法得到保障。2）基于TDD的同步調(diào)度方案，該方案采用同步調(diào)度機制，大大減少碰撞發(fā)生，從而保障了網(wǎng)絡(luò)的吞吐量。但該方案尚未有相關(guān)制式芯片可以使用，因此需要采用軟件無線電方案自主研發(fā)。本文中移動自組網(wǎng)節(jié)點基于TDD同步調(diào)度方案實現(xiàn)，采用ARM+DSP+FPGA的多處理器協(xié)同結(jié)構(gòu)，其中ARM實現(xiàn)節(jié)點業(yè)務(wù)接入與網(wǎng)絡(luò)路由協(xié)議處理，DSP實現(xiàn)同步式MAC層協(xié)議處理，F(xiàn)PGA實現(xiàn)寬帶無線收發(fā)基帶處理。在上述多處理器協(xié)同方案設(shè)計中，處理器間數(shù)據(jù)交互方案是系統(tǒng)設(shè)計的關(guān)鍵問題之一。本文將重點介紹ARM與DSP間基于HPI接口的數(shù)據(jù)交互方案設(shè)計。

二、移動自組網(wǎng)節(jié)點整體結(jié)構(gòu)

移動自組網(wǎng)節(jié)點硬件結(jié)構(gòu)如圖1所示。節(jié)點設(shè)備包括路由與調(diào)度單元以及無線收發(fā)單元兩部分，其中路由與調(diào)度單元承載自組網(wǎng)節(jié)點的網(wǎng)絡(luò)協(xié)議與同步MAC層處理算法，無線收發(fā)單元在MAC層協(xié)議調(diào)度下實現(xiàn)基于TDD的物理層無線收發(fā)處理。

在路由與調(diào)度單元硬件設(shè)計中，ARM處理器選用SAMSUNG公司的S3C6410。該芯片是一款低功耗、高性能的適用于移動便攜設(shè)備的通用嵌入式處理器，基于64/32位的RISC（Reduced Instruction Set Computer）構(gòu)架。它采用ARM1176JZF-S內(nèi)核，最高工作頻率可達667MHz，具有強大的外設(shè)管理功能，適合于自組網(wǎng)節(jié)點路由算法、業(yè)務(wù)接入處理以及人機交互操作管理。

DSP處理器選用TI公司的TMS320C6416。該處理器是TI公司C6000系列中的一款高性能定點DSP器件。在最高1GHz主時鐘下，其處理能力達到8000 MIPS，其強大的處理能力可滿足MAC層的分布式網(wǎng)同步算法以及實時資源調(diào)度的處理需要。同時它具有豐富的外部設(shè)備接口，可實現(xiàn)與不同外部處理器間的數(shù)據(jù)交互。

在路由與調(diào)度功能單元的雙處理器設(shè)計結(jié)構(gòu)中，ARM作為主處理器，需要實時與DSP進行上下行業(yè)務(wù)數(shù)據(jù)以及信令數(shù)據(jù)交互。本方案選擇HPI作為處理器間通信接口。該接口硬件復(fù)雜度低，無需添加外置邏輯電路。且該接口基于DMA方式完成數(shù)據(jù)傳輸，占用DSP處理資源較少，不會影響DSP中其它高優(yōu)先級的實時處理工作。

三、節(jié)點中HPI接口硬件設(shè)計

HPI（Host Port Interface）是TMS302C6416中的一個并行數(shù)據(jù)端口。ARM通過該端口可作為主處理器直接訪問DSP內(nèi)部的存儲空間以及存儲器映射的外設(shè)，并且可通過DMA/

表1 HPI接口引腳信號及其功能

信號名稱 類型 信號數(shù) 主機連接 信號功能

HD[15：0] I/O 16 數(shù)據(jù)總線 數(shù)據(jù)輸入輸出

THCNTL[1-0] I 2 地址線 HPI寄存器訪問控制

THHWIL I 1 地址線 半字識別輸入

THR/W I 1 讀/寫選通 讀寫選擇

THCS I 1 片選控制線 數(shù)據(jù)選通輸入

THDS2 I 1 寫選通 數(shù)據(jù)選通輸入

THDS1 I 1 讀選通 數(shù)據(jù)選通輸入

THRDY O 1 異步準(zhǔn)備信號 當(dāng)前HPI訪問的準(zhǔn)備狀態(tài)

THINT O 1 主機中斷輸入 向主機發(fā)出的中斷信號

EDMA控制器來訪問存儲空間。在具體數(shù)據(jù)交互的操作中，ARM通過對HPIC（HPI控制寄存器）、HPIA（HPI地址寄存器）以及HPID（HPI數(shù)據(jù)寄存器）寄存器的讀寫操作來實現(xiàn)HPI數(shù)據(jù)接口通信。此外HPI數(shù)據(jù)總線寬度可通過外部配置引腳設(shè)置為HPI16（16bit總線）與HPI32（32bit總線）兩種模式。

ARM（S3C6410）與DSP（TMS320C6416）硬件連接如圖2所示。根據(jù)層間數(shù)據(jù)吞吐要求設(shè)置HPI總線為HPI16模式，并將HPI接口的HD[15：0]總線連接到ARM的數(shù)據(jù)總線。在層間數(shù)據(jù)交互操作中，ARM作為主機，DSP看作是ARM的一個外部設(shè)備。HPI接口信號的功能定義如表1所示。

ARM 通過ADDR2與ADDR1地址線控制THCNTL1/0信號，聯(lián)合選擇要訪問的HPI寄存器。此外通過地址線ADDR3控制THHWIL信號，用于識別在HPI16模式下傳輸?shù)氖堑谝粋€半字還是第二個半字。

在TMS320C6416芯片內(nèi)部，對于HPI讀寫數(shù)據(jù)總線選通處理，采用了特殊的設(shè)計結(jié)構(gòu)。如圖3所示，在DSP內(nèi)部對HPI接口的THCS、THDS1、THDS2三個輸入信號進行組合邏輯運算，生成數(shù)據(jù)閘門信號，控制讀寫數(shù)據(jù)總線選通。該設(shè)計增加了主機處理器與DSP間硬件連接的靈活性，從而使HPI接口可以很好的匹配不同處理器的數(shù)據(jù)接口。本設(shè)計根據(jù)S3C6410接口時序特性，采用CSn5、OEn、WEn分別與THCS、THDS1、THDS2連接。

四、節(jié)點中HPI接口軟件設(shè)計

ARM主處理器基于嵌入式Linux操作系統(tǒng)，其在完成網(wǎng)絡(luò)層路由算法處理的同時實現(xiàn)業(yè)務(wù)數(shù)據(jù)的吞吐與協(xié)議封裝，而后再通過HPI接口將上下行業(yè)務(wù)數(shù)據(jù)以及系統(tǒng)信令數(shù)據(jù)與DSP進行交互。在HPI接口的數(shù)據(jù)交互處理中，ARM將該操作視為對一種外部設(shè)備的讀寫處理，軟件設(shè)計分為驅(qū)動程序設(shè)計與應(yīng)用程序設(shè)計兩個層次實現(xiàn)。

4.1驅(qū)動程序設(shè)計

在HPI接口軟件設(shè)計中，驅(qū)動程序是ARM與DSP通信實現(xiàn)的關(guān)鍵。ARM在嵌入式Linux下，通過對HPI設(shè)備驅(qū)動文件的打開、關(guān)閉、讀、寫等操作來完成對HPI的設(shè)備操作。與應(yīng)用程序不同，驅(qū)動程序與硬件相關(guān)，且工作在內(nèi)核空間，可對中斷、存儲空間等底層資源進行操作和調(diào)配，直接影響硬件效率和系統(tǒng)穩(wěn)定性。此外，設(shè)計中HPI驅(qū)動程序不但要實現(xiàn)ARM與DSP的雙向傳輸通道，而且要在保證穩(wěn)定性和應(yīng)用層效率的條件下，盡量提高傳輸速率。

驅(qū)動程序的總體結(jié)構(gòu)如圖4所示，可分為應(yīng)用層接口、內(nèi)核線程、數(shù)據(jù)結(jié)構(gòu)、通信協(xié)議和硬件實體操作五部分。

4.1.1應(yīng)用層接口

為保證應(yīng)用程序的可移植性，驅(qū)動程序需采用標(biāo)準(zhǔn)化文件接口，包括open、close、write、read、以及ioctl。

open和close實現(xiàn)接口的打開和關(guān)閉以及資源的申請和釋放，為了保證應(yīng)用層的效率，write和read采用阻塞的讀寫方式，通過wait_queue機制，使應(yīng)用程序在無法得到驅(qū)動資源的情況下進入休眠狀態(tài)，提高系統(tǒng)整體運行效率。

4.1.2內(nèi)核線程

為保證高數(shù)據(jù)率的總線傳輸，讀與寫的操作不能順序化，必須采用應(yīng)用層接口函數(shù)操作和底層硬件操作異步進行方式。通過write_thread和read_thread兩個內(nèi)核線程實現(xiàn)應(yīng)用層操作的異步化。以寫過程為例，應(yīng)用程序調(diào)用write后，驅(qū)動程序并不直接進行硬件總線操作，而是迅速將數(shù)據(jù)寫入驅(qū)動緩存，驅(qū)動程序在CPU空閑時從緩存內(nèi)取出數(shù)據(jù)，進行總線讀寫，從而大大提高了傳輸效率。內(nèi)核線程與應(yīng)用層線程區(qū)別較大，不能完全依靠系統(tǒng)調(diào)度，根據(jù)操作流程需要，通過軟件設(shè)計干預(yù)系統(tǒng)調(diào)度。

4.1.3數(shù)據(jù)結(jié)構(gòu)

考慮到后級吞吐能力，驅(qū)動程序設(shè)計中還要考慮速率匹配問題。本設(shè)計中實現(xiàn)了深度可變的FIFO數(shù)據(jù)結(jié)構(gòu)，方便對各種大小的數(shù)據(jù)單元進行緩存，根據(jù)系統(tǒng)需求進行數(shù)據(jù)速率匹配，從而保證不會使后級發(fā)生溢出，同時兼顧系統(tǒng)的低延時要求。

4.1.4通信協(xié)議

在通信協(xié)議設(shè)計方面，驅(qū)動程序通過設(shè)計可用標(biāo)志、數(shù)據(jù)大小、數(shù)據(jù)存儲區(qū)指針等內(nèi)存關(guān)鍵字段，實現(xiàn)ARM與DSP間的總線上層通信協(xié)議。此外，通過標(biāo)志位的互斥，保證了DSP內(nèi)存臨界區(qū)的數(shù)據(jù)安全。

4.1.5硬件操作實體

在硬件層面上，ARM主處理器與DSP間的數(shù)據(jù)交互是通過對控制寄存器HPIC、地址寄存器HPIA以及數(shù)據(jù)寄存器HPID的讀寫操作實現(xiàn)的。驅(qū)動程序?qū)崿F(xiàn)的底層硬件通信就是對上述寄存器的操作。驅(qū)動設(shè)計中需要注意：ARM外部設(shè)備I/O 端口的物理地址只有被映射到內(nèi)存地址空間才能被訪問，即所謂內(nèi)存映射。因此，需要將HPI接口的物理地址映射到內(nèi)核空間，這樣每個寄存器就具有了相應(yīng)內(nèi)存地址，通過對相應(yīng)地址單元的讀寫即可完成對相應(yīng)寄存器的操作。

4.2應(yīng)用程序設(shè)計

應(yīng)用程序工作流程如圖5所示。在下行業(yè)務(wù)數(shù)據(jù)處理過程中，ARM由網(wǎng)口接收數(shù)據(jù)，進行協(xié)議封裝后，調(diào)用HPI接口驅(qū)動程序發(fā)送給DSP。上行業(yè)務(wù)處理流程與上述過程相反不再贅述。應(yīng)用程序由網(wǎng)口UDP接收、發(fā)送以及HPI接口接收、發(fā)送四個內(nèi)核進程實現(xiàn)移動自組網(wǎng)上下行業(yè)務(wù)的傳輸。

五、結(jié)束語

本文在移動自組網(wǎng)節(jié)點實現(xiàn)技術(shù)研究的基礎(chǔ)上，給出了適用于TDD同步調(diào)度機制自組網(wǎng)系統(tǒng)的多處理器節(jié)點設(shè)計架構(gòu)，并重點介紹了節(jié)點設(shè)備中TMS320C6416 DSP和S3C6410 ARM處理器間，基于HPI接口的層間數(shù)據(jù)傳輸軟硬件設(shè)計方案。經(jīng)過實際測試表明，設(shè)計中HPI接口可以滿足層間高速數(shù)據(jù)交互處理要求。本方案中HPI接口硬件設(shè)計簡單靈活、性能穩(wěn)定可靠，且具有通用性，可適用于其它實時高速數(shù)據(jù)傳輸應(yīng)用。

參 考 文 獻

[1]張程，移動自組網(wǎng)關(guān)鍵技術(shù)研究[D]，重慶大學(xué)，2010.

[2]徐偉 陸珉，探底雷達顯控單元中的HPI應(yīng)用技術(shù)研究[J]，現(xiàn)代電子技術(shù)，2013，3，5期：10-12.

[3]孫德瑋. 基于HPI接口實現(xiàn)DSP和ARM間的通信[J]，微處理機. 2009，6，3期：61-63.

[4] TEXAS INSTRUMENTS. TMS320C6000 DSP Host Port Interface（HPI） Reference Guide. 2008.

[5] SAMSUNG. S3C6410X RISC Microprocessor USERS MANUAL. 2008.