在VIA黃光成孔階段降低芯片的轉速以便加大工藝的可容性

張立莉

摘 要：文章是在討論邏輯制程中，由于芯片設計問題產(chǎn)生的天線效應，通過減小芯片在顯影后沖洗時的芯片的轉速來消滅天線效應， 增大工藝可容性的過程。

關鍵詞：芯片；轉速；可容性

天線效應介紹：

Antenna Effect （天線效應）：由于芯片的設計問題，使得后段制程的金屬線容易積聚了大量電荷，并沿著設計制造有弱點的也就是不完善的地方一直影響到前段制程的這種類似于天線的效應。

這種問題到目前為止并沒有非常有效的設計規(guī)定去規(guī)范，并且它在實際生產(chǎn)過程中很難被發(fā)現(xiàn)到，因為它與芯片的設計有著密切相關，芯片電性測試 （Wafer Acceptance Test）并不能有任何的顯示，最多只能在良率（Chip Probe）測試時發(fā)現(xiàn)問題 。

VIA 黃光成孔工藝介紹：

VIA黃光成孔工藝的流程圖：

在VIA黃光成孔階段降低芯片的轉速以便加大工藝的可容性：

由于DI-water是不導電的，在VIA黃光成孔工藝中接觸的表面是IMD-氧化物層，氧化物層也是不導電的兩種不導電的物質相互摩擦會產(chǎn)生靜電效映。

在進行芯片沖洗的時候，芯片在高速旋轉，加大了摩擦力，使其更容易產(chǎn)生的電荷， 并且這些電荷由于不能夠被有效的釋放而聚集 。

又因為工藝的可容性的不足， 產(chǎn)生的電荷沿著 設計制造不完善的地方，一直串到了柵極氧化層， 甚至產(chǎn)生了柵極氧化層損害 。

控制芯片在顯影后沖洗時的轉速，可以有效的解決這個問題。因為芯片低速旋轉，不僅能減小摩擦，是產(chǎn)生的電荷降低，而且低速旋轉可以使電荷有足夠的時間去釋放，從而減少電荷沿著weak point從而損害到前段制程的可能性。endprint