閃存高壓電路的總劑量輻射效應研究

楊大為，劉利芳，譙鳳英，陸 虹，潘立陽

（1.中國電子科技集團公司第四十七研究所，沈陽110032；2.清華大學微電子學研究所，北京110084）

·大規模集成電路設計、制造與應用·

閃存高壓電路的總劑量輻射效應研究

楊大為1，劉利芳2，譙鳳英2，陸 虹1，潘立陽2

（1.中國電子科技集團公司第四十七研究所，沈陽110032；2.清華大學微電子學研究所，北京110084）

研究了閃存電路系統中高壓電路的總劑量輻射效應（TID）。通過對內部高壓電荷泵電路和高壓負載電路的TID輻射效應測試研究，表明輻照后高壓通路相關的存儲陣列及高壓晶體管漏電將造成電荷泵電路的負載電流過載失效，最終導致閃存電路編程或擦除操作失效。

閃存；高壓電路；電荷泵；總劑量輻射

1 背景介紹

隨著空間技術的發展，越來越多的電子產品被應用到空間輻射環境中，如宇宙飛船、導航衛星等。在航空系統中需要使用電子器件實現對航空系統的控制，尤其需要通過非揮發閃存芯片實現程序和數據的存儲。閃存芯片具有高密度以及非揮發的特點，被大量應用到航空系統中［1］。除空間應用外，閃存芯片還應用到其它的高劑量輻射環境中，如軍事應用、高空飛機、醫療、高能物理、工藝和核電站等。然而隨著器件尺寸的縮小，發生輻射寄生效應所需要的輻射劑量越小，因此需要研究非揮發存儲器的輻射特性和加固設計方法。

閃存芯片包含存儲陣列及各個電路模塊，其中高壓電荷泵和相關的外圍高壓電路主要用于產生和傳輸對存儲陣列編程和擦除操作時所需要的不同高電壓［2］。輻射對每個模塊電路的影響不一樣，而高壓電路關系到整個存儲器芯片的操作，是閃存系統中對輻射非常敏感的電路模塊。相關研究表明，在20～60krad（Si）的輻照下閃存器件就會產生編程錯誤［3］。所以，探索電荷泵及其相關高壓電路在輻照情況下的退化機制具有十分重要的研究價值和實際意義。然而，目前的相關研究都集中在完整商業存儲芯片的抗輻照特性和單個高壓晶體管的抗輻照特性方面，并沒有對輻照后高壓產生和管理電路對整個系統的影響單獨進行分析［4－5］。

論文研究了NOR閃存系統中高壓電荷泵及其相關管理電路的抗總劑量輻射特性。通過檢測在不同輻照劑量下該電荷泵的輸出和相關管理電路的退化特性，分析了導致高壓操作失效的主要機制。

2 測試器件及實驗設計

采用基于130nm工藝制造的NOR閃存芯片（如圖1［6］），對該芯片內部與存儲單元高壓操作相關的兩個－3.7V和＋6.8V電荷泵進行了輻照實驗。電荷泵電路結構如圖2所示，包括Dickson電荷泵（即電容二極管結構［2］），電壓驅動（Clk）和帶有1V基準的輸出采樣電路（regulator）。

圖1 NOR閃存芯片照片

圖2 電荷泵結構示意

為了監測高壓電路在輻射中的退化，芯片可以在兩種工作模式下測試高壓：①高壓測試模式，即芯片僅啟動電荷泵電路時測試電荷泵輸出高壓；②芯片寫模式，即芯片進行編程擦除操作，測試電荷泵帶負載工作情況下的內部高壓。圖3給出了芯片的高壓切換結構示意。在操作模式1中，高壓測試使能信號為1，開關S1／S3打開，S2／S4關閉，電荷泵電路開始工作，將產生的正高壓和負高壓輸出到測試端口。在操作模式2中，芯片工作在寫模式，開關S1／S3關閉，S2／S4打開，測試編程擦除操作的內部高壓。在整個芯片接受輻照之前，整個芯片的功能和相關電荷泵的測試模式已經經過電學測試。

圖3 芯片高壓可測性設計結構示意

該芯片采用gamma射線輻射，輻射劑量率為50rad（Si）／s。在整個輻射過程中，芯片被偏置在讀取模式，電荷泵電路處于關斷狀態。我們對芯片進行了不同總劑量的輻射，包括50，80，100，200krad（Si）。為避免退火效應的影響，輻照后的電學性能測試在半個小時以內進行。在本實驗中，同時測試了幾個芯片，不同芯片的性能基本一致。

3 結果與討論

電荷泵電路的輸出高壓可以通過式（1）計算［7］：

其中VOUT為電荷泵實際輸出高壓，Vmax為負載為0時電荷泵的輸出電壓，ROUT為電荷泵輸出電阻，ILOAD為電荷泵負載電流。閃存芯片的電荷泵負載電流包括電荷泵本身晶體管的漏電流、高壓電路以及存儲陣列的漏電流等。如圖4顯示，在正負壓電荷泵的輸出電壓分別為6.8V和－3.7V時，其輻照前的電流負載驅動能力約為80μA到100μA。當負載電流超過80μA時，隨著負載電流的增加，輸出電壓開始降低。此處的負載電流包括S2／S4打開時存儲陣列和高壓晶體管的漏電。

圖4 正負壓電荷泵的驅動能力測試結果

當芯片進行輻照實驗后，測試結果顯示，當輻射劑量低于50krad（Si）時芯片可以正常編程擦除；輻射劑量到80krad（Si）時芯片能正常擦除、但無法編程；輻射劑量到100krad（Si）時芯片編程和擦除都已經失效。為了分析芯片的操作失效機制，測試了芯片寫模式下的輸出高壓，測試結果如圖5所示。編程操作時（紅色曲線），芯片的負壓隨著TID的增加而下降：TID為80krad（Si）時負壓下降到－2V以下，編程操作失效。但此時正高壓沒有出現退化，一直為6.8V。擦除操作時與之相反（藍色曲線）：芯片的負壓沒有退化，但正壓出現了退化。TID為80krad（Si）時正高壓下降到6V；TID為100krad（Si）時正壓下降到4V，芯片擦除操作失效。

由圖5可見編程時正高壓沒有退化，擦除時負高壓沒有退化。對比表1中存儲單元操作時的端口偏置電壓，分析可知未退化的高壓均只加到存儲單元的柵極（WL）上。與此同時，存儲陣列位線（BL）上的結端口電壓（源端、漏端以及Pwell）均出現退化。這表明輻射下的高壓退化可能是由電路列方向的陣列或者高壓傳輸管漏電流增加，超過了電路的負載能力所導致。

圖5 芯片不同TID下編程與擦除模式的高壓

表1 存儲單元操作關鍵端口電壓

閃存電路列方向的主要可能漏電路徑為存儲陣列以及全局位線（GBL）的高壓傳輸管，如圖6所示。在閃存芯片中，每個Sector有2k列存儲單元，同時也有2k個傳輸管。從圖6（a－c）可以看到，選中區塊內編程的列，在傳輸管的漏端有一個－3.7V的電壓偏置，而擦除操作時有一個6.8V的電壓加到該高壓管的源端。同時編程禁止的存儲單元所在的列，由于Pwell電位為－3.7V，BL電位為1.1V，也存在一個4.8V的結高壓。TID輻射后，改變同一頁編程禁止單元的比例（數據“0”的字節數），監測到負高壓的退化特性不一樣。如圖7所示，隨著編程禁止列數的增加，負壓的退化更嚴重。因為改變編程禁止單元的數目即改變負壓電荷泵驅動的負載，這表明高壓的退化與列方向的存儲管或者傳輸管在高壓偏置（如編程禁止）下的漏電流相關。

圖6 閃存芯片高壓通道結構示意圖

高壓MOS受TID輻射的影響較低壓MOS更為嚴重，其中一個顯著退化效應是泄漏電流增加。圖6中的高壓傳輸管操作時施加高的漏結偏置電壓，會導致更大的泄漏電流，即輻射導致漏端勢壘降低效應（DIBL）［5，8］。如圖8所示，在80krad（Si）輻照條件下，單個高壓MOS在5V漏端偏置下的泄漏電流超過5nA；芯片中2k個晶體管的漏電流則達到了100μA。除此之外，存儲陣列以及其它高壓管的漏電流也會導致整體負載電流的增加，使得負載電流超過100μA，最終使電荷泵負載過載。因此，高壓傳輸晶體管與存儲陣列漏電流的增加，超過電荷泵的電流負載驅動能力，是輻射下閃存芯片操作功能失效的主要原因。

圖7 TID輻射一頁中不同編程禁止列比例負高壓的退化

圖8 高壓管在5V偏置條件下TID誘生漏電

另外，我們還測試了正負高壓電荷泵在輻照后的電流負載能力，如圖9所示。50krad（Si）后，兩個電荷泵的電路負載能力出現輕微上升，可能是由于NMOS晶體管的VTH降低所導致。隨著TID的升高，電荷泵的驅動能力首先出現輕微上升然后開始下降。這是因為在輻射初期NMOS晶體管的VTH下降占主導因素，隨著TID的增加，高壓晶體管本身的漏電流增加占主導，使得負載驅動能力輕微下降。單獨的電荷泵電路在100krad（Si）之后仍能正常工作：負壓的驅動能力約為60μA，正壓的驅動能力約為100μA，且空載時的電壓值均沒有發生退化。因此，電荷泵電路本身在輻射下的退化可以忽略。這表明輻射下操作失效不是由電荷泵的驅動能力下降導致的。

綜上所述，閃存芯片在TID輻射下操作失效不是電荷泵本身的退化導致的。結合輻射前后電荷泵驅動能力的變化、編程擦除操作高壓的退化及高壓晶體管的輻射退化特性，表明TID輻射后芯片列方向的漏電流增加，包括高壓傳輸管和存儲陣列的漏電流增加，是寫操作失效的根本原因。

圖9 正負電荷泵輻射下的負載能力

4 結束語

詳細討論了閃存中高壓電路的總劑量輻照退化特性。研究發現單獨的電荷泵電路可以承受大于100krad（Si）的總輻照劑量。但是，一定量的輻照會導致高壓通道上列方向晶體管漏電增大，從而增加電荷泵電路的電流負載，最終引起編程和擦除操作失效。相關研究可為后續的抗加電路設計提供借鑒。

［1］Gasperin A.Advanced Non－Volatile Memories：Reliability and ionizing radiation Effects［PhD thesis］［C］.Universitàdegli Studi di Padova，Italy，2008：19.

［2］G Compardo，M Scotti，SScommegna，SPollara，A Silvagni.An overview of flash architectural developments［J］.in Proc.IEEE，2003（91）：523－536.

［3］M Bagatin，G Cellere，S Gerardin，A Paccagnella，A Visconti，S Beltrami.TID sensitivity of NAND flash memory building blocks［J］.IEEE Trans.Nucl.Sci.，2009（56）：1909－1913.

［4］S Gerardin，M Bagatin，A Paccagnella，K Grürmann，F Gliem，T R Oldham，F Irom，D N Nguyen.Radiation effects in flash memories［J］.IEEE Trans.Nucl.Sci.，2013（60）：1953－1969.

［5］Z L Liu，Z Y Hu，Z H Zhang，H Shao，M Chen M，D W Bi，B Ning，RWang R，S Zou.Total ionizing dose effects in high voltage devices for flash memory［J］.Nuclear Instruments and Methods in Physics Research Section B，2010（268）：3498－3503.

［6］F Y Qiao，X Yu X，L Y Pan，H Z Ma，D Wu，JXu.TID characterization of 0.13μm SONOS cell in 4Mb NOR flash memory［C］.in Proc.Int.Symp.Phys.Failure Anal.Integr.Circuits，2012：1－4.

［7］Z Y Hu，Z L Liu，H Shao，Z X Zhang，Z X，B X Ning，M Chen，D W Bi，S Zhou.Total ionizing dose effects in elementary devices for 180－nm flash technologies［J］.Microelectron Reliab，2011（51）：1295－1301.

［8］JR Schwank，M R Shaneyfelt，D M Fleetwood，JA Felix，PEDodd，SMember，PPaillet，V Ferlet－Cavrois.Radiation effects in MOS oxides［J］.IEEE Trans.Nucl.Sci.，2008（55）：1833－1853.

Investigation of Total Ionizing Dose（TID）Effect on High－Voltage Circuits in Flash Memory

YANG Da－wei1，LIU Li－fang2，QIAO Feng－ying2，LU Hong1，PAN Li－yang2
（1.The47th Research Institute of China Electronics Technology Group Corporation，Shenyang 110032，China；2.Institute of Microelectronics，Tsinghua University，Beijing 1100084，China）

The TID radiation degradation of high－voltage circuits in the flashmemory circuit system is studied.We evaluates the effect of TID radiation to the internal high－voltage charge pumpings and their periphery circuits.The results show that the functional failures of charge pumping circuits are induced by the increasing leakage ofmemory array and high－voltage transistors after radiation，and leads to operation failure from the programming.

Flash memory；High－voltage circuits；Charge pumping；Total Ionizing Dose（TID）

10.3969／j.issn.1002－2279.2014.06.002

TN47

：A

：1002－2279（2014）06－0004－04

楊大為（1977－），遼寧沈陽人，碩士，高級工程師，主研方向：集成電路設計。

2014－10－08