失配電流控制的高階帶隙基準工藝健壯性研究

朱光榮，尹 岱，聶衛東，，于宗光

（1.無錫友達電子有限公司，無錫214028；2.江南大學電子工程系，無錫214122）

·大規模集成電路設計、制造與應用·

失配電流控制的高階帶隙基準工藝健壯性研究

朱光榮1，尹 岱1，聶衛東1，2，于宗光2

（1.無錫友達電子有限公司，無錫214028；2.江南大學電子工程系，無錫214122）

分析了基于失配電流控制的高階補償帶隙基準的補償原理，并研究了工藝偏移對基準電壓溫度系數的影響?；谑潆娏骺刂频难a償策略具有結構簡單、控制精度高，而且可以通過調整失配電流和多晶電阻阻值，使帶隙基準具有較低的溫度系數，同時具有較強的工藝健壯性。模擬分析表明，在-25℃-125℃溫度范圍內，在TT（Typical-Typical）工藝角下，帶隙基準的溫度系數為4.8ppm／℃，同時在其他工藝角下，帶隙基準的溫度系數都可控制在9.0ppm／℃以下。通過無錫上華科技（CSMC）0.18μm CMOS工藝實驗驗證，采用這種簡單失配電流控制的高階補償帶隙基準，在3V電源電壓下，在-20℃-120℃溫度范圍內，帶隙基準的溫度系數最低為6.9ppm／℃。

帶隙基準；高階補償；溫度系數；工藝健壯性

1 引 言

一階線性電壓補償是產生帶隙基準的基本方法，可通過電壓?；螂娏髂５囊浑A線性補償策略來獲得溫度系數（Temperature Coefficient，TC）為20-100ppm／℃左右的帶隙基準［1-2］。進一步降低基準電壓溫度系數需要采用高階補償策略，可采用指數曲率溫度補償法［3］，線性化補償法［4］，分段補償法［5-6］，雙電流補償法［7］，還可利用不同材料的相異溫度特性進行高階補償等［8］，都能將溫度系數控制在5ppm／℃以下。以上各類傳統的高階補償結構均依賴于附加的電路結構，而且基準電壓隨工藝波動會發生顯著變化，工藝參數的漂移將導致基準電壓溫度系數的嚴重退化，甚至產生10倍左右的惡化。最差狀態下，高階補償的溫度系數甚至比一階線性補償的更差，從而嚴重限制了高階補償的實用價值。

首先分析了利用電路內部的非線性失配電流實現高階補償的方法［9-11］，接著討論了電流模帶隙電壓基準溫度系數的工藝健壯性。通過調整可控的失配電流和多晶電阻阻值，使得在不同工藝偏移情況下，一階補償與高階補償能相互抵消，從而保證在不同的工藝角下，帶隙基準的溫度系數都能控制在較小的范圍。模擬分析表明，在-25℃-125℃范圍內，所設計的電流模高階補償的帶隙電壓基準，其輸出電壓的溫度系數TC在TT（Typical-Typical），SS（Slow-Slow），FS（Fast-Slow），SF（Slow-Fast），FF（Fast-Fast）等工藝角下，都小于9.0ppm／℃。通過無錫上華科技（CSMC）0.18μm CMOS工藝實驗驗證，-20℃-120℃溫度范圍內，采用這種簡單的失配電流控制的高階補償帶隙基準的溫度系數，測試最小值為6.9ppm／℃。

圖1 基于失配電流ΔI控制的電流模高階補償帶隙基準

2 基于失配電流控制的高階補償帶隙基準［9-11］

圖1為所采用的基于三路耦合閉環反饋偏置的電流模補償基準電路。在偏置電流I0，I1和I2完全匹配的條件下，得到的一階線性補償基準輸出電壓Vref為：

Q0與Q1兩PNP管發射區面積之比為N，VBE為Q4發射極BE結的正向壓降，VT為熱電壓。圖1中，Rref＝R1＋R2。當考慮高階溫度系數時，PNP管Q4的BE結正向壓降為［12］：

式中T0取300K，VBE（T0）為T0溫度下的BE結正向壓降，γ、α分別為與三極管基區空穴遷移率和集電極電流指數溫度系數相關的系數。VG（T）為硅的帶隙電壓，其與溫度有關，可表示為［12］：

VG（T0）為T0溫度時的能隙電壓，TC1（VG），TC2（VG）分別為VG（T）的一階和二階溫度系數。

綜合（1），（2）和（3）式，當VBE（T）的一次項被完全補償后，可得出只剩下0次項（常數項，與溫度無關）和高階項的基準電壓為

（4）式中，VG0為理想帶隙基準輸出（與溫度無關），VA_NL為高階補償量，用來補償VBE（T）和VG（T）中的高階分量。

對于圖1的基準電路，當VC0＝VC1時，一階平衡，此電路類似于常規的一階線性補償帶隙基準電路。當控制VC0與VC1不相等時，失配電流ΔI＝I1-I0，此時Q0與Q1的BE結壓降差：

β＝I1／I0＝1＋ΔI／I0。當ΔI／I0→0時，ln（1＋ΔI／I0）≈ΔI／I0，VTlnβ≈VT×ΔI／I0。

因此，圖1所示的基準帶隙電壓源的輸出電壓為：

此時，如圖1所示，則系統通過失配控制引入的高階補償電壓為：

顯然電路提供的電壓量VTln N×Rref／R0對系統進行了一階溫度補償。而電壓量VNL_A是利用電阻的一階線性與二階非線性溫度系數，在失配電流ΔI的調制下實現高階補償。電路采用多晶硅電阻，考慮其溫度特性，Rref＝Rref0［1＋TC1（T-T0）＋TC2（T-T0）2］。對于CSMC 0.18μm CMOS工藝，一階溫度系數TC1為負（TC1＝-0.97×10-3）、二階溫度系數TC2為正（TC2＝1.85×10-6），兩者分別在中低溫和中高溫范圍內起作用。由于ΔI為與溫度近似無關的常數，只需通過ΔI的正負極性控制和大小設置，同時通過多晶硅電阻的非線性溫度特性，即可獲得不同性質和不同溫度范圍的溫度補償量。所以通過設計選取適當的Rref和ΔI，式（4）中的高階溫度量VA_NL可以由補償電壓VNL_A獲得補償，從而得到更低溫度系數的基準電壓源。

由于利用了系統的失配控制進行高階補償，所以線路系統中各器件的隨機失配必須進行優化設計，以減少隨機失調電壓與電流。除了完成啟動功能的PM8，PM9可按最小規則進行設計外，其余MOS管的最小溝長為2μm，PNP管Q0，Q1，Q2和Q3的發射區面積為10μm×10μm，并對要求嚴格的MOS對管和PNP管進行了對稱設計，交叉設計，冗余設計和共質心布局，以保證工藝隨機失調及其他不需要的系統失調不會影響系統的失配控制。

3 工藝健壯性研究與設計

工藝漂移引起基準溫度系數變化的根源主要來自兩個方面，首先是一階線性補償漂移，其次是高階補償分量漂移。受工藝波動影響，VBE中的一階線性負溫度系數（VG（T0）-VBE（T0））／T0必然發生漂移，而其正溫度補償量VTln N×Rref／R0中的線性比例系數由電阻比決定，而電阻比在工藝漂移下仍能保持恒定，導致一階線性正溫度與VBE中一階線性負溫度的補償發生偏離，造成溫度系數的顯著變化。

而且，工藝漂移帶來電路結點電位與電流失配狀態的變化以及多晶電阻的變化。當失配電流ΔI變化時，導致高階補償變化，而其多晶電阻的補償包含一階線性分量與二階非線性分量。因此，若高階補償漂移與一階線性補償漂移方向相反，其作用可以相互抵消時，工藝漂移對基準溫度系數的影響可大幅降低。

基于失配電流控制的高階補償帶隙基準，為提高其工藝健壯性，還需對ΔI失配狀態進行優化控制。設在TT工藝角下，實現最優高階補償所需的最大失配電流為ΔImax，此時，當0＜ΔI＜ΔImax時，基準溫度特性介于理想高階補償與典型一階補償的中間狀態，ΔI由于較小而達不到最佳補償效果，因此溫度系數比理想二階補償略大，但仍比一階小。在此狀態下，當工藝漂移時，導致一階溫度特性與高階補償特性均發生變化，但由于適當的ΔI調制作用，存在某一特性的ΔI狀態點，既保留了較強的線性補償與高級補償相互抵消的特性，即高階補償充分有效，同時也由于線性補償和高階補償隨工藝漂移而相互抵消，從而抑制引起的基準輸出溫度特性變化，最終實現工藝健壯性控制。可以預測，存在某一狀態工作點，即在0～ΔImax范圍內某一特定的ΔI，盡管其基準溫度特性在典型工藝條件TT狀態下，不一定最佳，但可以實現基準溫度特性較好的工藝健壯性。

4 仿真驗證與分析

基于Spectre仿真工具及CSMC 0.18μm CMOS工藝模型，調整失配電流ΔI和多晶電阻Rref阻值，在不同工藝角下，模擬分析了帶隙基準電壓溫度特性。

圖2為基準電路在-25℃-125℃溫度范圍內的溫度特性仿真驗證波形。其中，方案1與方案2的失配電流ΔI分別為2.15nA和1.40nA，多晶電阻Rref阻值分別為47.2772kΩ和47.4074kΩ。從圖2（a）可發現，在典型TT工藝角下，方案1和方案2都呈現出高階補償特性，其溫度補償特性為“M”形，方案1的溫度系數為1.9ppm／℃，而方案2的溫度系數為4.8ppm／℃。模擬結果表明在SS，FS，SF，FF工藝角下的溫度系數，方案1分別為5.7，6.4，7.9和14.8 ppm／℃，方案2分別為6.3，8.7，5.6和6.7 ppm／℃。從圖2（b）和（c）可見，在SF和FF工藝角下，隨著溫度的升高，方案1的正溫度補償特性明顯強于負溫度補償特性，因此，輸出電壓呈現出單調的正溫度系數，特別在FF工藝角下，其溫度系數增大到7.78倍（相對于TT）。而對于方案2，在FF工藝角下，當溫度低于60℃時，正溫度補償特性強于負溫度補償特性，輸出電壓呈現出正溫度系數，當溫度高于60℃時，正溫度補償特性弱于負溫度補償特性，輸出電壓呈現出負溫度系數，其溫度系數增大不到1.4倍（相對于TT）。所以，盡管在典型TT工藝角下，方案1的溫度特性優于方案2，但在其他工藝角下，方案2的溫度特性整體變化不大，明顯優于方案1。因此，方案2表現出較強的工藝健壯性。所以通過選擇合適的失配電流和多晶電阻阻值，以適量犧牲典型TT工藝角下的溫度系數為代價，可換取工藝穩定性的提高。工藝漂移引起的最大相對變化僅為1.4倍，是最具使用價值的補償狀態。

5 實驗結果分析

根據模擬結果，基于無錫上華科技（CSMC）0.18μm CMOS工藝，通過適量犧牲典型TT工藝角下的溫度系數，以保證在工藝波動的情況下，其溫度系數都處于較好的水平。圖3為芯片的顯微照片，芯片面積為230μm×290μm。圖4給出了在3V電源電壓下，-20℃-120℃溫度范圍內，經修調后的最小溫度系數曲線，其值為6.9ppm／℃?？梢钥闯?，其溫度系數略大于TT工藝角下的模擬數值，基本與FF工藝角下的模擬數值相當。

圖3 失配高階補償電壓基準芯片顯微照片

圖4 實測帶隙基準溫度曲線

6 結束語

適當減小高階失配補償量和優化多晶電阻阻值，使基于失配電流控制的新型高階補償基準電路具有內在的抑制工藝漂移的能力，可實現在較低溫度系數下的最佳工藝穩定性。新型補償基準可實現不同工藝狀態下良好的溫度特性。因此，提出了一種基于狀態工作點失配控制的具有良好工藝健壯性的帶隙輸出電壓源的低成本解決方案。

［1］Y H Lamand，W H Ki.CMOS Bandgap References With Self-Biased Symmetrically Matched Current-Voltage Mirror and Extension of Sub-1-V Design［J］.IEEE Trans.Very Large Scale Integr（VLSI）Syst.，2010，18（6）：857-865.

［2］Koudounas S，Andreou C M，Geourgiou.A Novel CMOS Bandgap Reference Circuit With Improved High-order Temperature Compensation［C］.In：Proceedings of IEEE Industrial Symposium on Circuits and Systems.Pairs，2010：4073-4076.

［3］ILee，G Kim，W Kim.Exponential Curvature-Compensated BiCMOS Bandgap Voltage References［J］.IEEE J.Solid-State Circuits，1994，29（11）：1396-1403.

［4］PMalcovati，F Maloberti，M Pruzzi，C Fiocchi.Curvature Compensated BiCMOS Bandgap With 1-V Supply Voltage［J］.IEEE J.Solid State Circuits，2001，36（7）：1076-1081.

［5］G A Rincon-Mora，P E Allen.1.1-V Current-Mode and Piecewise-Linear Curvature-Corrected Bandgap Reference［J］.IEEE J.Solid-State Circuits，1998，33（10）：1551-1554.

［6］JLi，X Zhang，M Yu.A 1.2-V Piecewise Curvature-Corrected Bandgap Reference in 0.5μm CMOS Process［J］.IEEE Trans.Very Large Scale Integr（VLSI）Syst.，2011，19（6）：1118-1122.

［7］M D Ker，J S Chen.New Curvature Compensated Technique for CMOS Bandgap Reference With Sub-1-V Operation［J］.IEEE Trans.Circuits Syst.II，Analog Digit.Signal Process，2006，53（8）：667-671.

［8］K N Leung，P K T Mok.A 2-V 23μA 5.3ppm／℃Curvature Compensated CMOS Bandgap Voltage Reference［J］.IEEE J.Solid-State Circuits，2003，38（3）：561-564.

［9］Jin Wu，Ning Qu，Weidong Nie，Hao Li.A Simple Curvature Compensated Technique for CMOS Bandgap Voltage Reference［J］.IEICE Electro.Exp.，2011，8（17）：1374-1379.

［10］吳金，聶衛東，常昌遠，等.基于失配控制的非線性補償帶隙基準電路設計［J］.東南大學學報（自然科學版），2011，41（5）：917-922.

［11］聶衛東，吳金，朱偉民，等.基于混合模式高階補償的超低溫度系數帶隙基準電路［P］.中國專利，CN101881986A.2010-11-10.

［12］Y Tsividis.Accurate Analyzes of Temperature Effects in I-V Characteristics with Application to Bandgap Reference Sources［J］.IEEE J.Solid State Circuits，1980，15（6）：1076-1084.

Process Robust of High-Order Curvature-Com pensated Bandgap Voltage Reference Controlled By Mismatch Current

ZHU Guang-rong1，YIN Dai1，NIEWei-dong1，2，YU Zong-guang2
（1.Wuxi Youda Co.，Ltd.，Wuxi214028，China；2.Department of Electronic Engineering，Jiangnan University，Wuxi214122，China）

The principle of high-order curvature-compensated CMOS bandgap voltage reference controlled bymismatch current is analyzed and the influence of process variation on the temperature coefficient（TC）is studied.The circuit is of the simple structure and high control accuracy.Meanwhile the bandgap reference with low TC and strong process robust is achieved by adjusting the values ofmismatch current and poly resistor.The simulation result shows that the TC in the temperature range of-25℃to 125℃is 4.8ppm／℃with themodel of TT（Typical-Typical），and it is below 9.0ppm／℃with other models.The circuit is fabricated in 0.18μm CMOS process from CSMC and the tested minimum TC，at 3V power supply in the temperature range of-20℃to 120℃，is 6.9ppm／°C which confirms the analysis.

Bandgap reference；High-order curvature-compensated；Temperature coefficient；Process robust

10.3969／j.issn.1002-2279.2014.04.001

TN4

：A

：1002-2279（2014）04-0001-04

朱光榮（1965-），男，江蘇姜堰人，碩士，主研方向：模擬電路、半導體工藝與功率器件。

2014-03-19