顯示陣列中電信號傳輸延遲計算方法

陳洪財,李 翔

(韓山師范學院物理與電子工程系,廣東潮州521041)

顯示陣列中電信號傳輸延遲計算方法

陳洪財?,李 翔

(韓山師范學院物理與電子工程系,廣東潮州521041)

從傳輸線電壓與電流方程出發,對顯示陣列的2T1C型驅動電路,建立了等效電路模型。在綜合考慮柵信號傳輸電路中多種參數的基礎上,求解了柵信號電壓函數表達式;仿真并計算了柵信號延遲對液晶顯示屏尺寸、顯示分辨率及柵信號電極材料的依賴關系;解決了復雜參數下的柵電極信號求解難題,為顯示屏尺寸、顯示分辨率、材料參數要求提供理論計算依據。

柵電極;信號延遲;方程式

1 引 言

由于市場需要,顯示屏向著大尺寸、高清晰度、超薄、低功耗的方向發展。對于大尺寸、高清晰度顯示屏的設計,需要解決TFT基板、像素圖案制作、器件封裝技術難題[1],同時,還要解決由柵信號畸變和延遲而導致的圖像信號失真問題[2]。隨著顯示器尺寸的增加和分辨率的提高,信號驅動陣列迅速增加,柵信號畸變和延遲更加明顯[3],由于柵信號畸變影響到圖像失真和清晰度,需要一種算法通過計算得到柵信號傳輸的精確數學表達式,避免通過實驗找到驅動陣列與柵信號傳輸之間的關系,從理論上計算得到驅動陣列的柵信號傳輸的精確值,解決顯示陣列(顯示器尺寸)與柵信號畸變之間的數學關系。

引起柵極信號畸變和延遲的原因較為復雜,主要是大規模TFT驅動陣列電路中的電阻、電壓保持電容以及柵極線線間電感和線間電容等引起的。比如,用透光率較高的ITO材料制作的柵極線存在電阻、像素陣列中存在多種電容[3];像素中金屬電極和絕緣介質的材料選擇、器件結構以及像素陣列電路的設計;而且還與顯示器的分辨率、尺寸等顯示性能參數有關。而這些參數同時又涉及到器件的開口率、成本、工藝難度、成品率等[4-5]。因此,TFT-OLED的優化設計是一個綜合多種參數和因素的復雜課題,準確理解信號畸變和延遲的形成機制是進行優化設計的關鍵。

目前,對TFT LCD,TFT AMLCD柵極信號的研究已經很多,如Muju LI對TFT AMLCD的a-Si TFT薄膜晶體管建立了模型,得到了柵電極等效電路的RC因子[6],柵極信號的延遲時間常數為RC;Toshihisa Tsukada等人將TFT LCD串行驅動電路簡化為電阻和電容串并聯電路[7],其中電阻為柵極線的固有電阻,電容是像素中存在的電容。

基于柵極總線建立Thomson Cable等式,獲得脈沖傳播的方程通過解方程得到了電壓達到90%的延遲時間td＝1.03RCL2g,其中,R為柵極單位長度的電阻值,C為單位長度的電容值,Lg為柵極線的長度。

從延遲時間的結果看,延遲時間是RC串聯電路的延遲,應用于TFT LCD設計具有一定的理論意義。

以上的方程的建立基礎是TFT LCD驅動模型,在Thomson Cable等式中,忽略了TFT器件的電導,同時簡化了柵極總線和地之間的單位長度的電感、電導等[8],另外,Thomson Cable方程的輸入信號是理想信號,實際柵信號具有上升時間和下降時間[9]。因此,需要建立符合實際輸入信號波形的電壓和電流方程,用于推算TFTOLED柵極電信號波形和延遲時間。

本文首先提取了驅動OLED發光的TFT晶體管電學模型,然后對常用的2T1C型像素驅動電路建立了等效電學模型,形成柵電極驅動等效電路并建立了電學方程式,通過對電學方程式求解,等到了柵電極末端的電壓傳輸表達式,取電壓信號的上升沿期間,電壓值達到輸入電壓最大值的0.9所用的時間值即為傳輸延遲時間常數,得到了柵信號在顯示陣列中傳輸的數學精確表達式。可用于顯示陣列設計中,計算顯示陣列的大小與柵信號畸變之間關系。

最后通過模擬和實際測量,驗證了本文方法的可行性。

2 TFT像素驅動單元模型

對于大尺寸顯示器設計者,需要有精確的TFT模型準確描述其電學特性。目前TFT器件的基礎理論已經成熟,但建立準確、獨立的TFT模型還具有一定難度。圖1是基于實驗基礎上的TFT等效電學模型[1]。

圖1 TFT等效電學模型Fig.1 Equivalent electrical model

圖2 2T1C型像素驅動顯示電路Fig.2 Pixel driver display circuit for 2T1C model

按照TFT等效模型建立像素驅動電路,即用2個TFT和1個保持電容驅動1個OLED,稱為2T1C結構,電路圖如圖2。TFT以摻雜Si＋＋作為襯底,用熱氧化生長法在襯底上生長250 nm的SiO2作為柵絕緣層,有源層厚度50 nm,TFT的溝道長度為30 nm、寬度為220 μm。這種TFT的電學特性為:關態電流為1.8 PA,開關比為108,柵源線交匯處的交疊電容Cx約為0.017 PF,TFT的溝道電容CTFT約為0.017 PF,存儲電容取值為Cs＝1.3 PF,這樣的設計可以增大開口率[9]。

對于顯示器而言,是由多行像素組成的,1行像素共用一個柵電極,柵電極的信號電壓驅動OLED的發光,在電壓保持電容的作用下OLED持續發光,直到下一個柵電極信號改變OLED的發光強度[10-11]。將共用一個柵電極信號的一行像素驅動電路作等效電路圖,如圖3所示。圖中L0為柵電極和屏蔽地等形成的電感,用金屬材料或者用ITO做柵電極,電阻用R0表示,2T1C型像素驅動顯示電路的總電阻用C0表示,而電導用G0表示。由于不同尺寸的顯示器柵電極長度和驅動的像素數量不同,用單位長度表示這些電學量比較合理[11-12]。

圖3 2T1C型電路等效圖(注:圖中L0為單位長度電感,R0單位長度電阻,C0單位長度的電容,G0為單位長度電導。)Fig.3 Equivalent circuit of 2T1C model(note:L0is the inductance per unit length;R0is the resistance per unit length;C0is the capacitance of per unit length;G0is the conductance per unit length)

3 柵電極傳輸線上電壓信號的計算

柵電極傳輸線如圖3,柵電極傳輸線上掛接多個電容性負載,按照電容性負載信號傳輸理論,信號的傳輸會產生反射,其極性與信號躍變極性相反[13-15],為使各個電容性負載相互的影響最小,各負載還應該按一定的規則配置,如果配置不當,產生的反射可使傳輸信號波形嚴重畸變,信號延遲時間增大[16],甚至造成某些負載電路工作發生錯誤。為了獲取信號傳輸的計算公式,需要建立電壓、電流傳輸方程式。

3.1 輸入信號表示

為了描述信號在傳輸過程中的變化,首先定義輸入信號為具有線性上升邊沿的躍變信號,如圖4。信號經過tr時間后上升到電壓最大值E0。這種理想躍變信號可表示為:

圖4 躍變信號波形圖Fig.4 Jump signal waveform

其中:H(t)等為單位階躍函數,ei(t)經拉普拉斯變換,輸入電壓信號可以表示為:

3.2 電壓、電流傳輸方程

為了計算OLCD驅動電路對電容性負載的驅動性能,首先將驅動電路對電容性負載用均勻傳輸模型代替,設圖4傳輸線上一點的位置為x,時間為t,傳輸線上的電壓與電流應滿足下列方程:

取拉氏變換,在零初始條件下可得它的一般解:

其中:A(s)和B(s)為與邊界條件有關的待定常數。

柵極信號終端開路情況:x＝lg,I－(lg,s)＝0。在此邊界條件下,可求得A(s)和B(s)為:

對于任意的邊界條件傳輸,令Zi(s)、Zc(s)、ZL(s)分別為拉普拉斯變換形式下的信號輸入阻抗、柵線傳輸阻抗和負載阻抗。k(s)的物理意義是理想信號源經由信號源阻抗輸入到柵極輸入端形成的衰減系數;而ρi(s)是經由柵極總線形成的衰減系數,ρL(s)是經由輸出阻抗形成的衰減系數,對于輸出端不接任何阻抗而形成開路時,ZL(s)可以看作無窮大,則ρL(s)＝1。

將式(8)和(9)中A(s)和B(s)代入(4)得到電壓傳輸的表達式:

其中:(n＋1)/2、n/2∈Z,這就是輸出電壓的表達式。

(n＋1)/2＝1、2、3、…時,分別表示輸入電壓波的反射電壓波的拉普拉斯變換,即輸入電壓波和各次反射波的拉普拉斯變換。

當信號沿著柵極傳輸時,由于電阻、電容等的影響,會逐步延遲,最后的像素節點,即x＝Lg處的延遲量最大,波形的失真最大,只需要計算x＝Lg處的波形就能保證其他像素節點的信號完整性。帶入ρl(s)、ρ(s)和x＝Lg,則式(10)求反變換得電壓信號的傳輸表達式。

令R＝R0Lg,每一個反射波在x＝Lg的疊加可以簡化為:式中:T＝

3.3 回路中電阻和電容的計算

柵電極信號延遲的因素主要是回路中的電阻和電容等,為了簡化計算,電阻可以用柵電極導線電阻取代,它取決于ITO電極材料的電阻率和電極線的尺寸[17],如果取顯示屏的長寬比為4∶3,柵電極線單位長度的電阻可以表示為:

其中:ρgate是柵電極的電阻率;dgate是柵電極厚度; Wgate是柵電極寬度。

回路中電容的處理,回路中電容包括柵源線交匯處的交疊電容Cx和TFT的溝道電容CTFT等,其中

式中:εi為絕緣層介電常數;di為絕緣層的厚度; Wdate為信號線寬度。

當柵脈沖施加在TFT器件上時,有源層與絕緣層界面引起感應電荷并形成導電溝道。因此,這一界面與柵電極分別作為上下電極與其間的柵絕緣層構成TFT溝道電容CTFT。由于TFT溝道面積與柵源匯線的交疊面積接近,而且電介質的材料和厚度相同,為了簡化計算,令CTFT＝Cx。另外,還包括像素存儲電容CS是一個固定的常數。如果顯示屏的長寬比為4∶3時,柵極線單位長度的電容可以表示為:

其中:Cb為柵極線和地之間的耦合電容,diag為顯示屏的對角線長度。

4 計算結果和討論

計算對象為彩色TFT-OLED。參數設定為: Wgate＝10μm,Wdate＝7μm,εi≈6.198×10－13F/ cm,dgate＝250 nm,di＝300 nm,diag＝38.1 cm; ITO柵電極材料的厚度為25 nm,寬度為0.3 mm。設定柵信號強度為12 V,計算時Tg設為15μs,輸入信號的上升時間和下降時間為Tr＝5 ns,可滿足對不同分辨率的實際評價要求。

柵電極延遲時間常數Δt定義為:ei(t)從0 V上升到0.9 E0所需要的時間,延遲時間是對柵電極線的末端進行計算的,并考慮柵電極和屏蔽地線的線間電容和電感作用[17]。

圖5給出了ITO材料的導電率為5×10－7Ω.m,柵電極延遲時間常數隨分辨率變化的關系圖。圖5中,y坐標為延遲時間常數,x坐標是柵線上的像素點數。計算用顯示屏的長寬比為16∶9,像素之間的距離為0.625 mm。當顯示屏像素不同時,柵電極線長度不同,柵電極線的電阻不同,柵電極線上的驅動像素不同。雖然單位長度的電容相同,但總電容不同。因此,柵電極信號延遲時間常數不同。柵電極延遲時間常數隨柵電極線上的像素點數(分辨率)增加而增大,當像素數為1 920時,延遲時間的常數已達到12.3μs。若根據e(t)＝i越大,上升時間越長,柵信號延遲時間也會越大。當像素數大于1 920時,延遲時間已經達到12.3μs,不能保證在選通時段內將TFT溝道完全打開。圖像信號不能充分對像素電容充電,最終導致顯示圖像的失真,必須考慮進一步降低ITO材料的電阻率,或者降低柵極線上的總電容值。

圖5 延遲時間常數和分辨率的關系圖Fig.5 Relation curve of delay time constant and resolution

圖6表示柵電極線的像素單元為1 024,柵電極延遲時間常數和ITO材料電阻率的關系,由圖可知,當電阻率為ρ＝110×10－8Ω.m,柵極的延遲常數為12.5μs。圖7是使用數據仿真軟件Modbus SIM對式(11)、(12)、(13)仿真,得到數據后再用電路仿真軟件Multisim仿真的結果,圖7表示輸入信號為式(1)時,輸出信號延遲的波形圖。

圖6 延遲時間常數和ITO材料電阻率的關系Fig.6 Relation of delay time constant and ITO material resistivity

圖7 輸出信號波形和ITO材料電阻率的關系Fig.7 Relation of output signal waveform and ITO material resistivity

5 結 論

本文對OLED驅動的2T1C型結構,建立了等效電路模型,在此基礎上建立了柵電極回路等效電路模型,在綜合考慮柵信號線電阻、柵與源信號線的交疊電容以及TFT導電溝道電容等參數的基礎上建立了柵電極信號傳輸的電壓、電流方程式。仿真和計算了柵信號延遲對液晶顯示屏尺寸、顯示分辨率及柵信號電極材料的依賴關系。本文建立的方程和電信號表達式,可以為TFTOLED顯示屏的設計提供設計依據。

[1] 尹盛,江博,李喜峰.17.8 cm彩色AMOLED驅動模塊的研制[J].液晶與顯示,2012,27(3):347-352.Yin S,Jiang B,Li X F.Driving module for 17.8cm AMOLED[J].Chinese Journal of Liquid Crystals and Display,2012,27(3):347-352.(in Chinese)

[2] 劉健,謝文法.10LED器件光電性能集成測試系統研制[J].液晶與顯示,2012,28(1):132-137.Liu J,Xie W F.Integrated optoelectronic performance test system for OLEDs[J].Chinese Journal of Liquid Crystals and Display,2012,28(1):132-137.(in Chinese)

[3] 李想,鄭喜鳳,陳宇.基于Linux下的OLED顯示模塊設計[J].液晶與顯示,2012,27(1):103-107.Li X,Zheng X F,Chen Y.Design of OLED display module based on S3C2440[J].Chinese Journal of Liquid Crystals and Display,2012,27(1):103-107.(in Chinese)

[4] Cantatore,Geuns T C T,Gelinck G H,et al.A 13.56 MHz RFID system based on organic transponders[J].Journal of Solid-State Circuits,2007,42(1):84-92.

[5] Myny K,Steudel S,Vicca P.Plastic circuits and tags for 13.56MHz radio-frequency communication[J].Solid-State Electronics,2009,53(12),1220-1226.

[6] Li M J,Yan B L,Zhu Y F.Simulation of gate delay for inverted staggered a-Si TFT AMLCD[J].Chinese Journal of Liquid Crystals and Displays,2007,14(2):122-126.

[7] Tosshihisa T.TFT/LCD Addressed by a Thin Film Transistor Liquid Crystal Display[M].Beijing:Machinery Industry Press,2012:24-27.

[8] 林鴻濤,王明超,姚之曉,等.TFT-LCD中畫面閃爍的機理研究[J].液晶與顯示,2013,28(4):561-571.Lin H T,Wang M C,Yao Z X,et al.Mechanism research about flicker in TFT-LCD[J].Chinese Journal of Liquid Crystals and Display,2013,28(4):561-571.(in Chinese)

[9] 冉峰,何林奇,季淵.無線OLED微顯示器系統的設計與實現[J].液晶與顯示,2012,27(5):633-637.Ran F,He L Q,Ji Y.Design and implementation of wireless OLED microdisplay system[J].Chinese Journal of Liquid Crystals and Display,2012,27(5):633-637.(in Chinese)

[10] 云利軍,石俊生,郭建華.基于PIC18F2550的OIED測試系統的設計與實現[J].液晶與顯示,2010,25(6): 858-862.Yun L J,Shi J S,Guo J H.Design and implementation of OLED test system based on PIC18F2550[J].Chinese Journal of Liquid Crystals and Display,2010,25(6):858-862.(in Chinese)

[11] Dietz P,Leigh D.Diamond touch:a multi-user touch technology[C].Proceedings of ACM UIST’01,Orlando FL,November 2001:118-124.

[12] 孫揚,張永棟,朱燕林.單層ITO多點電容觸摸屏的設計[J].液晶與顯示,2010,25(4):551-553.Sun Y,Zhang Y D,Zhu Y L.Design of single layer ITO capacitive touch panel[J].Chinese Journal of Liquid Crystals and Display,2010,25(4):551-553.(in Chinese)

[13] Sharad K,David E.A Fast Integral Equation Solver for Efficient Program 3-Dimensional Extraction[M].Proctor ICCAD,1997:448-455.

[14] 金鈺,鄭喜鳳,丁鐵夫.基于DSP的OLED顯示器軟硬件設計及實現[J].液晶與顯示,2008,23(2):209-213.Jin Y,Zheng X F,Ding T F.Hardware and software design and implementation of OLED display based on DSP [J].Chinese Journal of Liquid Crystals and Display,2008,23(2):209-213.(in Chinese)

[15] Yang Z Z,Wang Z Y.A visual 3-D multiple accelerated extractor for VLSI parasitic interconnect capacitance[J].Anta Electronic Silica,2000,28(11):131-136.

[16] Mido T,Hiroshi I,Kumara A.Test structure for characterizing capacitance matrix of multi-layer interconnects in VLSI[J].IEICE Transactions on Electron,1999,82(4):570-575.

[17] Sakurai T.Closed-form expressions for interconnection delay,coupling and crosstalk in VLSI’s[J].IEEE Transactions on Electron Devices,1993,40(1):118-124.

Calculation method of electrical signal delay in display array

CHEN Hong-cai?,LI Xiang

(Physics and Electronic Engineering Department,Hanshan Normal University, Chaozhou 521041,China)

An equivalent circuit model for the 2T1C driver in delay array is established starting from transmission voltage and circuit equations.Gate signal voltage function is also provided after comprehensively considering various parameters in gate signal transmission circuit.The dependent relation of gate signal delay on LED display size,display resolution and gate electrode material is simulated through numerical computation.The difficult problem of gate signal solution under complex parameter environment is addressed and theoretic calculation basis is contributed for satisfying the requirements of LED display size,display resolution and material parameter.

gate electrode;signal delay;equation

TP37

A

10.3788/YJYXS20142906.0982

1007-2780(2014)06-0982-07

2014-06-30;

2014-07-15.

中華人民共和國科學技術部(No.2011DFR90720)

?通信聯系人,E-mail:czhschc＠126.com

陳洪財(1967－),男,副教授,主要從事電子技術及信息處理應用研究。E-mail:czhschc＠126.com李 翔(1977－),男,副教授,主要從事群體智能,分布式系統,過程控制的研究。E-mail:XL_HUSE＠126.com