應用于傳感器系統噪聲模擬的隨機數發生器

謝表銘, 丁 毅, 沈海斌

(1.浙江大學 超大規模集成電路設計研究所，浙江 杭州 310027；2.西湖電子集團有限公司，浙江 杭州 310012)

應用于傳感器系統噪聲模擬的隨機數發生器

謝表銘1, 丁 毅2, 沈海斌1

(1.浙江大學 超大規模集成電路設計研究所，浙江 杭州 310027；2.西湖電子集團有限公司，浙江 杭州 310012)

傳統用于電壓噪聲模擬的隨機數發生器受到工作電壓的限制，且產生的隨機序列復雜度一般。針對這2個問題，研究了不同工作電壓下的電路單元特性，設計相應的隨機數電路結構，在保證輸出的同時，解決了工作電壓的變化帶來的時序問題。此外，通過采用非線性的反饋邏輯，提高了隨機序列的復雜度。

傳感器； 隨機數； 時序； 斐波那契振蕩； 非線性反饋； 噪聲模擬

0 引 言

隨著微型計算機和通信技術的迅猛發展，現代傳感器的發展走上了與微處理器、微型計算機和通信技術相結合的必由之路，傳感器的概念因此而進一步擴充，如智能傳感器、傳感器網絡化等新概念應運而生。常見傳感器類型有壓阻式、應變式、電容式傳感器、磁電式傳感器、壓電式傳感器、光電式傳感器及數字傳感器等[1]。

考慮到溫度、濕度、寄生電容等因素，傳感器的輸出不可避免的受到環境因素的影響。如熱噪聲、散粒噪聲、分配噪聲以及雪崩噪聲等，其中,前3種噪聲都屬于高斯白噪聲，頻譜均勻分布。這類噪聲是理想的隨機數熵源，但由于這類噪聲信號比較微弱，不便于進一步的處理，因此,需要在處理過程中增加放大電路，之后，進行A/D轉換，使其變為二進制輸出。因此，可通過產生電壓隨機數的方法對之進行模擬。

具體實例有：1)壓電傳感器的噪聲：壓電元件是高阻抗、小功率元件，容易受到電振動等引起的噪聲干擾，其中主要有聲場、電源和接地回路噪聲等。某些鐵電多晶壓電材料具有熱釋電效應，對瞬變溫度極其敏感。瞬變溫度在傳感器內部引起溫度梯度，造成各部分結構的不均勻熱應變，這種熱電輸出進而影響了電平信號的測量[2]。2)磁電傳感器的誤差：“由于傳感器線圈輸出電流i變化產生的附加磁通疊加于永久磁鐵產生的氣息磁通上，從而傳感器靈敏度隨被測速度的大小和方向的改變而變化[2]?！眰鞲衅鬏敵龅幕芰拷档投C波能量增大。線圈中的電流越大，這種非線性越嚴重。除了上述2種，還有不等位電勢差安裝差異等多種影響傳感器測量的因素。由此可見，噪聲模擬在傳感器的測量、設計中起重要的作用。

本文針對電壓輸出的傳感器設計了一種通用的噪聲模擬隨機數發生器，通過產生電壓隨機數的方法對傳感器信道噪聲、測量誤差等進行模擬。此外，在傳感網絡中的安全管理、算法研究等多方面領域，隨機數也扮演著重要角色。

1 標準單元

由于現實噪聲的多樣性，傳統定壓工作的電路，在傳感器的噪聲模擬中并不具有通用性。本文以Smic 65nm工藝為例，參考Wang A等人關于亞閾值電路的論文[3]，針對其標準單元展開研究，仿真分析不同電壓下MOS管的工作狀態，通過數字全定制的設計方法，搭建基本標準單元電路，設計理論工作電壓可以低至亞閾值以下的標準單元。

以最基本的標準單元：反相器為例，其傳播延時的計算方法是對電容器的充(放)電電流積分,表達式

式中 i為充(放)電電流，V為電容器上的電壓，而V1，V2分別是初始和最終電壓，其求解并不容易，因為C(V)和i(V)都是V的非線性函數。根據文獻[4]中的反向器開關模型，推導出一個用于手工分析的合理近似公式，導通電阻Reqn

其中,VDD為供電電壓，漏電流IDAST

其中,K為常量系數，W/L為MOS管的寬長比。

由此推出

tpHL=ln2×ReqnCL=0.69ReqnCL，

式中 CL為負載電容。

再根據Reqn和電源電壓的關系，可以得到傳播延時與電源電壓的非線性反比關系。通過SPICE瞬態模擬對電路的仿真，也能得到相應的曲線。根據仿真結果，隨著供電電壓降低，電路的輸出保持正確，但傳播延時不斷增大。當供電電壓降到低于閾值電壓時，傳輸延時已經是標準電壓下延時的上千倍。

電壓的降低同時帶來了信號擺幅的減小。而對信號擺幅的控制是豐富噪聲模擬的隨機性的一個手段。如文獻[5]提出的，隨著電源電壓的降低，門的延時在不斷增大。一旦電源電壓和本征電壓(閾值電壓)變得可比擬，DC特性對器件參數(如晶體管閾值)的變化就變得越來越敏感。其次，降低電源電壓意味著減小信號擺幅，可幫助減少系統的內部噪聲。

2 隨機數發生器

2.1 理論研究

構造具有低相關和高線性復雜度的周期序列一直是序列設計中的熱門話題。隨機數的性能表現在以下幾個方面：1)隨機性；2)獨立性；3)不可預測性。一個理想的隨機發生器，可以產生一個均勻分布的、非確立性的、獨立的無限長度的噪聲數據[6]。

利用振蕩器的相位噪聲即振蕩器輸出頻率的不穩定性來產生隨機序列是較為常用的方法。傳統振蕩器通常采用時鐘控制振蕩的方法，而在第1節已經分析過，電壓的降低會導致延遲變長，產生時序問題。

如圖1所示，根據時序約束的關系，有

Tsetup≤Tcycle+Tskew-Tck2q-Tdp.

其中,Tcycle為時鐘周期，Tcapture-Tlaunch是時鐘偏移Tskew,Tdp為組合邏輯延遲，Tsetup為建立時間如圖2，從而有

Tcycle≥Tsetup-Tskew+Tck2q+Tdp.

圖1 寄存器傳遞數據Fig 1 Data transporting between regs

圖2 建立時間說明Fig 2 Illustration of time setup

組合邏輯延遲Tdp的大小直接由標準單元的延時所決定，根據第1節中的分析，隨著供電電壓的降低，標準單元延時時間增加，尤其在亞閾值供電電壓下，延時是正常時間的上百倍，Tdp的值迅速增大，對時鐘周期Tcycle的要求隨之增大，能滿足工作時鐘頻率迅速下降[7]，之前的時鐘頻率很可能不能滿足觸發器正常工作的要求。

2.2 電路結構

如2.1節所述，為了避免壓降帶來的時序問題，設計參考了文獻[8]理論研究，采取了斐波那契振蕩為基本結構，此結構不需要時鐘，避免了上述時序問題。而且，無時鐘的方法不需要外接晶振或鎖相環，節省了成本和空間。

斐波那契振蕩結構參見圖3。

圖3 斐波那契振蕩環Fig 3 Fibonacci ring oscillator

如圖3，用反相器取代寄存器產生振蕩，在Markus Dichtl和Jovan Golic等人的研究中已經證明是可行的[9]。不同于普通的線性反饋振蕩，斐波那契振蕩環進入不穩態的條件是

f(x)=(1+x)h(x),h(1)=1.

其中,f(x)為斐波那契振蕩環的反饋多項式，而h(x)為一個本源多項式。

由于沒有時鐘的控制，斐波那契振蕩的理論研究是建立在反饋電路零延時的假設上的，即振蕩鏈中每級單元的延遲時間要大于反饋電路的延時。傳統的斐波那契振蕩鏈每級單元是多級反相器的串聯，本設計對這個結構進行了優化，采用了反相器和延遲器的串聯結構，既保證了反饋的正確性，又明顯降低了動態功耗。此外，為了提高隨機數的性能，設計采用了非線性反饋邏輯，大大提升了隨機序列的復雜度。

電路結構如圖4所示。

圖4 電路結構Fig 4 Circuit structure

3 隨機序列性能

衡量序列偽隨機數性質的主要指標有：周期、復雜度、自相關性質、游程分布等。本文通過理論分析和電路仿真采集數據并分析相結合，對多項指標進行測試分析。

3.1 理論分析

線性復雜度是一個重要的復雜度指標，在一定條件下，給定序列的線性復雜度，可以確定、估計序列的自相關函數值。

以n階m序列為例，其序列多項式

其中,an∈{0,1}，為常數系數。G(x)與{an}一一對應，其反饋邏輯表示為

其為序列的特征多項式，可以證明G(x)=1/F(x).

序列滿足線性遞歸關系，考慮到C0=1，有

其相關函數定義為

由m序列的性質可知，一個序列Ai和其移位序列Ai+j模2加后，仍為一m序列，記為Aj，而m序列中，“0”的個數比“1”的個數少1個，因此,有

得到其自相關的時域表達式為

而對于r階線性斐波那契結構，通過同樣的理論推導，證明它的反饋多項式滿足f(x)=(1+x)h(x)，且h(1)=1，且h(x)是一個本源多項式時，此時h(x)最大周期是2r-1-1，此時振蕩鏈能達到最大周期2r-2[10]。

進一步，當反饋函數滿足

fi(x0,…，xn-1)=xi+1,0≤i≤n-2，

fn-1(x0,…，xn-1)=f(x0,…,xn-1)，

稱之為非線性斐波那契振蕩。針對非線性斐波那契振蕩的理論推導比較復雜，在Dubrova.E等人的論文中已經有推導，證明其n階結構的最大周期，游程等特征指標會有所不同[9]。

3.2 數據論證

NIST即美國國家技術標準，是對隨機序列進行判定的最權威標準。由于這里采集的只是隨機源的數據，與標準意義上的隨機數發生器還有較大不同，因此,直接用NIST指標來判斷并不合適，也是沒有意義的。這里借鑒文獻[11]所探討的NIST指標的判定思路，與同階的線性結構仿真測試結果做一個橫向對比。通過Hspice軟件對電路仿真，編寫perl腳本和c程序收集并處理數據。這里選取了NIST指標的幾種典型測試手段。

針對線性和非線性8階的結構，實驗共采集了8組數據，每組包含約12kbits的數據。測試結果對比見表1。

表1 同階非線性和線性結構的NIST測試結果對比Tab 1 Comparison between NIST test results of non-linearand linear structure

根據NIST指標的判別標準[12]，從以上幾項結果來看，非線性的結構產生的序列的隨機性能要優于線性結構產生的隨機序列。

4 結束語

針對傳感器系統中的噪聲模擬源隨機數發生器，本文提出了一種能夠控制信號擺幅并避免受到時序影響的電路結構。通過信號擺幅的控制和對隨機序列復雜度的優化，實現了在保證輸出特征的同時，解決了工作電壓的變化帶來的時序問題，達到更加真實的噪聲模擬的目的。

[1] 王 祁,于 航.傳感器技術的新發展:智能傳感器和多功能傳感器[J].傳感器技術,1998,17(1):56-58.

[2] 賈伯年,俞 樸,宋愛國.傳感器技術[M].南京：東南大學出版社,2007.

[3] Wang A,Chandrakasan A.A 180 mV subthreshold FFT processor using a minimum energy design methodology[J].IEEE Journal of Solid-State Circuits,2005,40(1):310-319.

[4] Rabaey J M,Chandrakasan A P,Nikolic B.Digital integrated circuits[M].Englewood Cliffs:Prentice Hall,2002:145-147.

[5] Liu D,Svensson C.Trading speed for low power by choice of su-pply and threshold voltages[J]. IEEE Journal of Solid-State Circuits,1993,28(1):10-17.

[6] 郭 弘,劉 鈺,黨安紅,等.物理真隨機數發生器[J].科學通報,2009 (23):3651-3657.

[7] Cheng T C E,Gupta J N D,Wang G.A review of flowshop sche-duling research with setup times[J].Production and Operations Management,2000,9(3):262-282.

[8] Golic J D.New methods for digital generation and postprocessing of random data[J]. IEEE Transactions on Computers,2006,55(10):1217-1229.

[9] Golic J D,Menicocci R.Statistical distinguishers for irregularly decimated linear recurring sequences[J].IEEE Transactions on Information Theory,2006,52(3):1153-1159.

[10] Dubrova E.A transformation from the Fibonacci to the Galois NLFSRs[J]. IEEE Transactions on Information Theory,2009,55(11):5263-5271.

[11] 楊 晨,楊建軍,王惠蒞.美國國家標準和技術研究院標準化系列研究(一) NIST 信息安全標準化研究[J].信息技術與標準化,2011(3):48-51，1844-1849.

[12] Rukhin A,Soto J,Nechvatal J,et al.A statistical test suite for random and pseudorandom number generators for cryptographic applications[R]. Mclean VA：Booz-Allen and Hamilton Inc 2001.

Random number generator applied to sensor system noise simulation

XIE Biao-ming1， DING Yi2， SHEN Hai-bin1

(1.Institute of VLSI Design,Zhejiang University,Hangzhou 310027,China;2.Westlake Electronics Group Company Limited,Hangzhou 310012,China)

Traditional random number generator which used in voltage noise simulation is limited by operating voltage,and random sequence is not complicated enough.Aiming at these two problems,design corresponding circuit structure of random number， research characteristics of circuit cells under different operating voltages,solve timing issues caused by working voltage variation.By using non-linear feedback logic,improve complexity of random sequence.

sensor; random number; timing; Fibonacci oscillating; non-linear feedback; noise simulation

10.13873/J.1000—9787(2014)08—0083—04

2014—01—06

TP 212; TP 18

A

1000—9787(2014)08—0083—04

謝表銘(1989-)，男，浙江遂昌人，碩士研究生，研究方向為智能安全與芯片設計。