一種高精度曲率補(bǔ)償帶隙基準(zhǔn)電壓源設(shè)計(jì)

陳睿等

摘 要： 根據(jù)帶隙基準(zhǔn)電壓源的原理，基于CSMC 0.5 μm工藝設(shè)計(jì)了一種高精度二階曲率補(bǔ)償帶隙基準(zhǔn)電壓源。利用MOS管工作在亞閾值區(qū)時(shí)漏電流和柵極電壓的指數(shù)關(guān)系，在高溫段對(duì)溫度特性曲線進(jìn)行補(bǔ)償。通過Spectre仿真，得到輸出基準(zhǔn)電壓為2.5 V的電壓基準(zhǔn)源。工作電壓范圍為3.35～7.94 V，1 kHz時(shí)電源抑制比為-71.73 dB，溫度從-25～125 ℃之間變化時(shí)溫度系數(shù)為7.003×10-6 ℃-1。

關(guān)鍵詞： 帯隙基準(zhǔn)電壓源； 曲率補(bǔ)償； 亞閾值區(qū)； 漏極電流

中圖分類號(hào)： TN710?34 文獻(xiàn)標(biāo)識(shí)碼： A 文章編號(hào)： 1004?373X（2014）12?0140?03

Abstract： According to the principle of bandgap reference voltage source， a bandgap reference voltage source for high?precision second?order curvature compensation was designed based on CSMC 0.5 μm process. The temperature characteristic curve is compensated in high temperature zone by using the exponential relation between leakage current and grid voltage of a MOSFET working in the sub?threshold region. A voltage reference source， whose output reference voltage is 2.5 V， was obtained by Spectre simulation. Its wiorking voltage range is 3.35～7.94 V， the power supply rejection ratio is ?71.73 dB at 1 kHz. and the temperature coefficient is 7.003×10?6/℃ while temperature changes from ?25 ℃ to 125 ℃.

Keywords： bandgap reference voltage source； curvature?compensation； sub?threshold region； drain current

0 引 言

基準(zhǔn)電壓源[1?2] 是模擬集成電路中的關(guān)鍵模塊之一，其精度直接決定了系統(tǒng)的整體性能。通常進(jìn)行1階溫度補(bǔ)償后，在-25～125 ℃之間變化時(shí)溫度系數(shù)為幾十個(gè)PPM/℃，遠(yuǎn)不能滿足系統(tǒng)要求，采用新的方法對(duì)帯隙基準(zhǔn)源進(jìn)行高階溫曲率校正，其溫度系數(shù)能減小到幾個(gè)PPM/℃。目前常見的曲率補(bǔ)償方法有：采用不同溫度系數(shù)電阻補(bǔ)償、分段線性補(bǔ)償、指數(shù)補(bǔ)償?shù)萚3]。

利用溫度不同的溫度系數(shù)電阻進(jìn)行補(bǔ)償無法消除溫度系數(shù)中高階項(xiàng)影響；如果采用分段補(bǔ)償?shù)姆椒〞?huì)增加電路的復(fù)雜程度。本文在對(duì)傳統(tǒng)的曲率補(bǔ)償電路的分析和總結(jié)的基礎(chǔ)上增加了很少量的MOS管實(shí)現(xiàn)對(duì)溫度系數(shù)的曲率補(bǔ)償。最終使得溫度系數(shù)[4?6]減小到 7.003 PPM/℃。

1 帶隙基準(zhǔn)電壓源基本工作原理

帶隙基準(zhǔn)電壓源產(chǎn)生基準(zhǔn)電壓的原理[7]是：分別找到正溫度系數(shù)和負(fù)溫度系數(shù)的電壓，將二者進(jìn)行合適的比例放大，最終得到具有零溫度系數(shù)的基準(zhǔn)電壓[8] 。如電壓V1是正溫度系數(shù)電壓，電壓V2為負(fù)溫度系數(shù)的電壓，若能找到合適比例系數(shù)α和β則式（1）：

因此，只要選定合適的n值，就可得到正溫度系數(shù)電壓。

2 帶隙基準(zhǔn)電壓源電路設(shè)計(jì)及工作原理分析

2.1 帶隙基準(zhǔn)源核心電路

帶隙基準(zhǔn)源電路如圖1所示，主要分為核心電路[2]和曲率補(bǔ)償電路兩個(gè)部分。核心電路由高增益運(yùn)算放大器OP、三極管Q1～Q4構(gòu)成兩對(duì)級(jí)聯(lián)的射極跟隨器。Q1，Q2的發(fā)射極面積為Q3，Q4的發(fā)射極面積的n倍。由于運(yùn)算放大器作用，使得最終V-點(diǎn)電位與V+點(diǎn)電位相同。使P2～P5管的寬長比相同，忽略Q1，Q3基極電流，可以認(rèn)為流過Q1～Q4的電流相同，有：

漏電流增加使曲線在高溫段變得上翹，形成新極點(diǎn)，顯著降低了整體的溫度系數(shù)。電路上電時(shí)三極管Q5迫使N工作在亞閾值區(qū)使電路進(jìn)入工作狀態(tài)[12]。

2.3 高增益運(yùn)算放大電路[13?14]

運(yùn)算放大器性能的優(yōu)劣直接決定基準(zhǔn)源的性能[9] 。圖2中，整個(gè)放大電路分為I啟動(dòng)電路Ⅱ偏置電路Ⅲ一級(jí)放大電路Ⅳ二級(jí)放大電路四個(gè)部分。

基準(zhǔn)源中的運(yùn)放要放大的電壓相對(duì)較低，所以輸入對(duì)管采用PMOS，為了提高整體電路的電源抑制比并增大運(yùn)放的增益，采用折疊式共源共柵結(jié)構(gòu)。用電阻R2和電容C實(shí)現(xiàn)密勒補(bǔ)償提高了系統(tǒng)穩(wěn)定性。

3 仿真結(jié)果分析與版圖

采用CSMC公司的0.5 μm CMOS工藝庫，用Spectre對(duì)整體電路進(jìn)行仿真。圖3中電壓基準(zhǔn)源的溫度特性由一階的開口向下的拋物線變成了高溫區(qū)上翹的N型曲線。

圖4所示基準(zhǔn)源工作范圍為3.35～7.94 V，輸出電壓為2.5 V。 如圖 5啟動(dòng)時(shí)間為3.8 μs。圖6中電源抑制比在1 Hz～10 kHz保持在-72.75 dB。運(yùn)放的失調(diào)電壓對(duì)基準(zhǔn)源的精確度有決定性的影響。為了減小運(yùn)算放大器失調(diào)電壓的影響，如圖 7所示，運(yùn)算放大器關(guān)鍵器件都采用大尺寸的器件，對(duì)于核心電路的寄生三極管采用復(fù)制的方法，保證三極管之間有良好的匹配程度減小因?yàn)椴季謳淼挠绊?。電阻同樣采用把大電阻拆分成小電阻的方法，保證電阻之間的比例匹配。

4 結(jié) 語

本文采用共源共柵放大器，設(shè)計(jì)了一種2階溫度補(bǔ)償?shù)膸痘鶞?zhǔn)電壓源，在CSMC 0.5 μm工藝下進(jìn)行了仿真。5 V的電源電壓下，在-25～125 ℃溫度系數(shù)為7.003 ppm/℃。電源電壓為3.35～7.94 V時(shí)，輸出電壓為2.5 V。在1 kHz時(shí)電源抑制比為-71.73 dB。

參考文獻(xiàn)

[1] 何樂年，王憶.模擬集成電路設(shè)計(jì)與仿真[M].北京：科學(xué)出版社，2008.

[2] B Razavi.模擬CMOS集成電路設(shè)計(jì)[M].陳貴燦，程軍，張瑞智，等譯.西安：西安交通大學(xué)出版社，2002.

[3] 吳志明，楊鵬，呂堅(jiān)，等.非線性補(bǔ)償?shù)牡蜏仄凸腃MOS帶隙基準(zhǔn)源的設(shè)計(jì)[J].電子科技大學(xué)學(xué)報(bào)，2009（1）：137?140.

[4] ANDREOU C M， KOUDOUNAS S， GEORGIOUS J. A novel wide?temperature?range， 3.9 ppm/℃ CMOS bandgap reference circuit [J]. IEEE Journal of Solid?state circuits， 2012， 2： 574?581.

[5] GIUSTOLISI G， PALUMBO G， CRISCIONE M， et al. A low?voltage low?power voltage reference based on subthreshold MOSFETs [J]. IEEE Solid?State Circuits， 2003， 1： 151?154.

[6] KOUDOUNAS S， ANDREOU C， GEORGIOU J. A novel MOS bandgap reference circuit with improved high?order temperature compensation [C]// Proceedings of 2010 IEEE International Symposium on Circuits and Systems. [S.l.]： IEEE， 2010： 26?35.

[7] 李紅寶，胡剛毅，胡永貴，等.一種用于負(fù)LDO穩(wěn)壓器的高精度帶隙基準(zhǔn)源[J].微電子學(xué)，2006（6）：754?758.

[8] 方海瑩，呂堅(jiān)，于軍勝，等.一種高精度曲率補(bǔ)償帶隙基準(zhǔn)電壓電路[J].現(xiàn)代電子技術(shù)，2010，33（6）：1?3.

[9] 劉宇，王丹.一種低壓低功耗的亞閾型CMOS基準(zhǔn)電壓源[J].電子技術(shù)應(yīng)用，2011（3）：48?50.

[10] LI Jing?hu， ZANG Xing?bao， YU Ming?yan. A 1.2?V piecewise curvature?corrected bandgap reference in 0.5μm CMOS process [J]. IEEE Transactions on Very Large Scale Integr. Syst.， 2011， 6： 1118?1122.

[11] 張靜.CMOS帶隙基準(zhǔn)源高階溫度補(bǔ)償?shù)脑O(shè)計(jì)與仿真[D].成都：西南交通大學(xué)，2013.

[12] 郭美洋，姚建軍，孫克.一種曲率補(bǔ)償CMOS帶隙基準(zhǔn)源的設(shè)計(jì)[C]//2010年全國半導(dǎo)體器件技術(shù)研討會(huì)論文集.北京：中國半導(dǎo)體行業(yè)協(xié)會(huì)，2010：4?7.

[13] 朱治鼎，彭曉宏，呂本強(qiáng)，等.高性能折疊式共源共柵運(yùn)算放大器的設(shè)計(jì)[J].微電子學(xué)，2012（2）：146?149.

[14] 殷萬君，白天蕊.改進(jìn)型折疊式共源共柵運(yùn)算放大器電路的設(shè)計(jì)[J].現(xiàn)代電子技術(shù)，2012，35（20）：167?168.

4 結(jié) 語

本文采用共源共柵放大器，設(shè)計(jì)了一種2階溫度補(bǔ)償?shù)膸痘鶞?zhǔn)電壓源，在CSMC 0.5 μm工藝下進(jìn)行了仿真。5 V的電源電壓下，在-25～125 ℃溫度系數(shù)為7.003 ppm/℃。電源電壓為3.35～7.94 V時(shí)，輸出電壓為2.5 V。在1 kHz時(shí)電源抑制比為-71.73 dB。

參考文獻(xiàn)

[1] 何樂年，王憶.模擬集成電路設(shè)計(jì)與仿真[M].北京：科學(xué)出版社，2008.

[2] B Razavi.模擬CMOS集成電路設(shè)計(jì)[M].陳貴燦，程軍，張瑞智，等譯.西安：西安交通大學(xué)出版社，2002.

[3] 吳志明，楊鵬，呂堅(jiān)，等.非線性補(bǔ)償?shù)牡蜏仄凸腃MOS帶隙基準(zhǔn)源的設(shè)計(jì)[J].電子科技大學(xué)學(xué)報(bào)，2009（1）：137?140.

[4] ANDREOU C M， KOUDOUNAS S， GEORGIOUS J. A novel wide?temperature?range， 3.9 ppm/℃ CMOS bandgap reference circuit [J]. IEEE Journal of Solid?state circuits， 2012， 2： 574?581.

[5] GIUSTOLISI G， PALUMBO G， CRISCIONE M， et al. A low?voltage low?power voltage reference based on subthreshold MOSFETs [J]. IEEE Solid?State Circuits， 2003， 1： 151?154.

[6] KOUDOUNAS S， ANDREOU C， GEORGIOU J. A novel MOS bandgap reference circuit with improved high?order temperature compensation [C]// Proceedings of 2010 IEEE International Symposium on Circuits and Systems. [S.l.]： IEEE， 2010： 26?35.

[7] 李紅寶，胡剛毅，胡永貴，等.一種用于負(fù)LDO穩(wěn)壓器的高精度帶隙基準(zhǔn)源[J].微電子學(xué)，2006（6）：754?758.

[8] 方?，?，呂堅(jiān)，于軍勝，等.一種高精度曲率補(bǔ)償帶隙基準(zhǔn)電壓電路[J].現(xiàn)代電子技術(shù)，2010，33（6）：1?3.

[9] 劉宇，王丹.一種低壓低功耗的亞閾型CMOS基準(zhǔn)電壓源[J].電子技術(shù)應(yīng)用，2011（3）：48?50.

[10] LI Jing?hu， ZANG Xing?bao， YU Ming?yan. A 1.2?V piecewise curvature?corrected bandgap reference in 0.5μm CMOS process [J]. IEEE Transactions on Very Large Scale Integr. Syst.， 2011， 6： 1118?1122.

[11] 張靜.CMOS帶隙基準(zhǔn)源高階溫度補(bǔ)償?shù)脑O(shè)計(jì)與仿真[D].成都：西南交通大學(xué)，2013.

[12] 郭美洋，姚建軍，孫克.一種曲率補(bǔ)償CMOS帶隙基準(zhǔn)源的設(shè)計(jì)[C]//2010年全國半導(dǎo)體器件技術(shù)研討會(huì)論文集.北京：中國半導(dǎo)體行業(yè)協(xié)會(huì)，2010：4?7.

[13] 朱治鼎，彭曉宏，呂本強(qiáng)，等.高性能折疊式共源共柵運(yùn)算放大器的設(shè)計(jì)[J].微電子學(xué)，2012（2）：146?149.

[14] 殷萬君，白天蕊.改進(jìn)型折疊式共源共柵運(yùn)算放大器電路的設(shè)計(jì)[J].現(xiàn)代電子技術(shù)，2012，35（20）：167?168.

4 結(jié) 語

本文采用共源共柵放大器，設(shè)計(jì)了一種2階溫度補(bǔ)償?shù)膸痘鶞?zhǔn)電壓源，在CSMC 0.5 μm工藝下進(jìn)行了仿真。5 V的電源電壓下，在-25～125 ℃溫度系數(shù)為7.003 ppm/℃。電源電壓為3.35～7.94 V時(shí)，輸出電壓為2.5 V。在1 kHz時(shí)電源抑制比為-71.73 dB。

參考文獻(xiàn)

[1] 何樂年，王憶.模擬集成電路設(shè)計(jì)與仿真[M].北京：科學(xué)出版社，2008.

[2] B Razavi.模擬CMOS集成電路設(shè)計(jì)[M].陳貴燦，程軍，張瑞智，等譯.西安：西安交通大學(xué)出版社，2002.

[3] 吳志明，楊鵬，呂堅(jiān)，等.非線性補(bǔ)償?shù)牡蜏仄凸腃MOS帶隙基準(zhǔn)源的設(shè)計(jì)[J].電子科技大學(xué)學(xué)報(bào)，2009（1）：137?140.

[4] ANDREOU C M， KOUDOUNAS S， GEORGIOUS J. A novel wide?temperature?range， 3.9 ppm/℃ CMOS bandgap reference circuit [J]. IEEE Journal of Solid?state circuits， 2012， 2： 574?581.

[5] GIUSTOLISI G， PALUMBO G， CRISCIONE M， et al. A low?voltage low?power voltage reference based on subthreshold MOSFETs [J]. IEEE Solid?State Circuits， 2003， 1： 151?154.

[6] KOUDOUNAS S， ANDREOU C， GEORGIOU J. A novel MOS bandgap reference circuit with improved high?order temperature compensation [C]// Proceedings of 2010 IEEE International Symposium on Circuits and Systems. [S.l.]： IEEE， 2010： 26?35.

[7] 李紅寶，胡剛毅，胡永貴，等.一種用于負(fù)LDO穩(wěn)壓器的高精度帶隙基準(zhǔn)源[J].微電子學(xué)，2006（6）：754?758.

[8] 方?，?，呂堅(jiān)，于軍勝，等.一種高精度曲率補(bǔ)償帶隙基準(zhǔn)電壓電路[J].現(xiàn)代電子技術(shù)，2010，33（6）：1?3.

[9] 劉宇，王丹.一種低壓低功耗的亞閾型CMOS基準(zhǔn)電壓源[J].電子技術(shù)應(yīng)用，2011（3）：48?50.

[10] LI Jing?hu， ZANG Xing?bao， YU Ming?yan. A 1.2?V piecewise curvature?corrected bandgap reference in 0.5μm CMOS process [J]. IEEE Transactions on Very Large Scale Integr. Syst.， 2011， 6： 1118?1122.

[11] 張靜.CMOS帶隙基準(zhǔn)源高階溫度補(bǔ)償?shù)脑O(shè)計(jì)與仿真[D].成都：西南交通大學(xué)，2013.

[12] 郭美洋，姚建軍，孫克.一種曲率補(bǔ)償CMOS帶隙基準(zhǔn)源的設(shè)計(jì)[C]//2010年全國半導(dǎo)體器件技術(shù)研討會(huì)論文集.北京：中國半導(dǎo)體行業(yè)協(xié)會(huì)，2010：4?7.

[13] 朱治鼎，彭曉宏，呂本強(qiáng)，等.高性能折疊式共源共柵運(yùn)算放大器的設(shè)計(jì)[J].微電子學(xué)，2012（2）：146?149.

[14] 殷萬君，白天蕊.改進(jìn)型折疊式共源共柵運(yùn)算放大器電路的設(shè)計(jì)[J].現(xiàn)代電子技術(shù)，2012，35（20）：167?168.