基于GaAs電感模型的微波功率放大器

陰亞芳，張 虹，張 博，李迎春

（1.西安郵電大學 電子工程學院，陜西 西安710121； 2.西安通信學院 基礎部，陜西 西安710065）

隨著無線通信的發展，頻譜資源越來越匱乏。在通信方面，采用微波波段的應用要求越來越高，對于微波段的功率放大器來說，其輸出功率、線性度、效率等方面的要求也越來越高，使功率放大器成為無線通信集成電路（Radio Frequency Integrated Circuit，RFIC）設計中的關鍵點［1］。在功率放大器中，無源器件的模型也是制約性能的關鍵因素之一，尤其是電感模型與實際工藝的差距，直接影響到功率放大器的感值（L）和感抗與其等效損耗電阻之比（Q）值［2］。在電感模型方面，CMOS工藝由于Si基損耗較大，并且電感很容易在襯底上形成渦流而造成Q值較低等因素［3］，基于Si基電感模型已經被證明是一種非常精確地有效方法［4－6］。而對于GaAs工藝來說，雖然其性能優于CMOS工藝，但該方面的研究主要在電感結構上，比如加PGS等［7］。據我們了解，在電感模型方面的研究工作還不夠深入。本文針對0.15μm砷化鎵（GaAs）工藝，建立了相應的電感模型，并以此模型設計了8～12GHz的微波功率放大器。

1 基于GaAs的電感模型

圖1所示的是0.15μm GaAs工藝（帶保護層）的剖面圖，其基底為GaAs材料，厚度為100μm，第一層金屬（M1）厚度為1μm，第二層金屬（M2）厚度為2μm，其GaAs上有一層0.15μm 厚的SiN，為了降低其損耗，同時提高電感的Q值，因此一般都選用M1和M2金屬共同制作，以增加其厚度，兩層金屬之間用通孔（Via）連接。

圖1 0.15μm GaAs BCB工藝的剖面

利用GaAs襯底特性，根據等效的RC串并聯網絡［8］，建立電感模型如圖2所示。在圖2中，R1和C1構成了電感對襯底的損耗網絡，而R2和RL1、RL2等效為電感上的串聯電阻和其本身的電感，而C2等效為電感自身的寄生電容。

圖2 電感模型

利用基于GaAs襯底的HFSS建模仿真（圖3）來驗證所提出的模型。仿真結果如圖4所示，通過HFSS仿真結果與模型的仿真結果的L值和Q值的對比可以看出，在0～30GHz時其感值和Q值可以很好地擬合，在高頻段略微有些差距。

圖3 HFSS建模仿真

圖4 HFSS仿真值的比較

2 功率放大器的設計

功率放大器（圖5）采用兩級級聯的結構，用改進的電感模型進行設計。第一級（驅動級）采用共源共柵（Cascode）結構［9－10］來提高小信號增益，同時，共源共柵結構還可以有效解決Miller電容的問題，也增加了前后兩級之間的隔離度，減小了匹配的難度。第二級（功率級）采用共源級（CS－Stage）電路結構進行設計，因為最后一級采用 Load－Pull選出最佳負載［11］，由終端（Terminal）50Ω匹配到最佳負載，并且晶體管尺寸很大，因此其具有較小的增益。根據負載線原理，功率級M3晶體管選用2×125μm寬，以保證其足夠的輸出功率，驅動級采用M1和M2均為2×50μm的晶體管作為Cascode結構，保證其增益以及前級驅動能力。在晶體管源級加入TL4和TL9退化電感使其輸入阻抗的實部接近50Ω，因此在輸入端只需匹配掉虛部即可。L3和C5以及R2構成了帶通濾波器用來降低放大器的低頻增益并且能夠增加帶內增益平坦度，同時可以增加功率放大器的穩定性［12－14］。兼顧線性度和效率，功率放大器工作模式是AB類，以保證功率放大器的輸出功率、線性度以及效率，V＿drain電源電壓為4V，V＿gate為－0.3V，V＿bias偏置為1.5V，在Cascode結構中保證兩個晶體管有相同的電壓擺幅。整個功率放大器的電流為65mA，功耗為260mW。

圖5 功率放大器電路結構

3 仿真結果

為了使軟件的仿真與實物盡可能一致，利用全電磁仿真軟件ADS Momentum對所設計的微波功率放大器進行仿真，結果如圖6至圖10所示。

圖6 功率放大器的增益曲線

仿真結果表明，在8～12GHz時其小信號增益為26.5±1.5dB，功率增益大于26dB。輸入與輸出回波損耗（S11、S22）仿真結果均小于－10dB，輸入（－6dbm）時其輸出功率為20dbm（P1db壓縮點），飽和輸出功率大于21.9dbm，功率附加效率為34.3%，功率放大器在全頻帶內絕對穩定（穩定因子大于1）。

圖7 輸入與輸出回波損耗曲線

圖8 1dB壓縮點輸出功率及輸出功率曲線

圖9 功率附加效率曲線

圖10 穩定性曲線

4 結論

采用GaAs工藝，建立了一種電感模型結構，在此電感模型的基礎上，設計了8～12GHz的功率放大器，電路采用兩級級聯放大，由仿真結果可以看出該放大器具有良好的增益、回波損耗、功率特性，在設計頻帶內，該放大器小信號增益最高達到28dB，輸出功率大于21.9dbm，功率附加效率達到34.3%，達到設計指標要求。

［1］南敬昌，劉元安，高澤華.基于ADS軟件的射頻功率放大器仿真實現［J］.電子技術應用，2007，33（9）：110－112.

［2］Leifso C，Haslett J W，McRory J G.Monolithic tunable active inductor with independent Q control［J］.IEEE Transactions on Microwave Theory and Techniques，2000，48（6）：1024－1029.

［3］Yue C P，Wong S S.On－chip spiral inductors with patterned ground shields for Si－based RF ICs［J］.IEEE Journal of Solid－State Circuits，1998，33（5）：743－752.

［4］Hasani J Y，Kamarei M，Ndagijimana F.Sub－nH inductor modeling and design in 90nm CMOS technolo－gy for millimeter－wave applications［J］.IEEE Transactions on Circuits and Systems II：Express Briefs，2008，55（6）：517－521.

［5］Brinkhoff J，Koh K，Kang K，et al.Scalable transmission line and inductor models for CMOS millimeterwave design［J］.IEEE Transactions on Microwave Theory and Techniques，2008，56（12）：2954－2962.

［6］Diego L，Jato Y，Perez C，et al.CMOS VCO design optimization using reliable 3Delectromagnetic inductor models［C］／／Electron Devices （CDE），2013Spanish Conference on，2013：261－264.

［7］ZHANG Zhiqiang，LIAO Xiaoping.Micromachined GaAs MMIC－based spiral inductors with metal shores and patterned ground shields［J］.Sensors Journal，IEEE，2012，12（6）：1853－1860.

［8］Carchon G，Schreurs D，Vandenberghe S，et al.A design－oriented scaleable MMIC spiral inductor model［C］／／Microwave Conference，1998.28th European.IEEE，1998：673－677.

［9］Yeh Han－Chih，Chiong Chau－Ching，Sofinae A，et al.Analysis and design of millimeter－wave low－voltage CMOS cascode LNA with magnetic coupled technique［J］.IEEE Transactions on Microwave Theory and Techniques，2012，60（12）：4066－4079.

［10］Kuo Jhe－Jia，Tsai Zuo－Min，LIN Kun－You，et al.Design and analysis of novel linearization technique of cascode cell in a 60GHz CMOS demodulator［J］.Microwave Theory and Techniques，IEEE Transactions on，2011，59（2）：456－465.

［11］常樹茂.用ADS進行功率放大器仿真設計［J］.西安郵電學院學報，2010，15（1）：82－85.

［12］Tu C H，Juang Y Z，Chiu C F，et al.An accurate design of fully integrated 2.4GHz CMOS cascode LNA［C］／／VLSI Design，Automation and Test，2005.（VLSI－TSA－DAT）.2005IEEE VLSI－TSA International Symposiμm on.IEEE，2005：169－172.

［13］Bμm kyμm K，IM D，Choi J，et al.A 1GHz 1.3dB NF＋13dBm output P1dB SOI CMOS low noise amplifier for SAW－less receivers［C］／／Radio Frequency Integrated Circuits Symposiμm （RFIC），2012IEEE，2012：9－12.

［14］Belostotski L，Haslett J W.On Selection of Optimμm Signal Source Impedance for Inductively Degenerated CMOS LNAS［C］／／Electrical and Computer Engineering，2006.CCECE’06.Canadian Conference on，2006：584－589.