基于SOPC的數字預失真器設計與實現

蘇 攀,張以濤,楊紅官,李艷超

(1.湖南大學物理與微電子科學學院,長沙410082;

2.中國科學院微電子研究所,北京100029;3.山東大學物理學院,濟南250000)

基于SOPC的數字預失真器設計與實現

蘇 攀1,張以濤2,楊紅官1,李艷超3

(1.湖南大學物理與微電子科學學院,長沙410082;

2.中國科學院微電子研究所,北京100029;3.山東大學物理學院,濟南250000)

目前數字預失真技術的研究多偏重在不同算法的仿真方面,對具體實現技術的研究較少。為此,設計一種基于可編程片上系統(SOPC)的自適應數字預失真器。采用多項式查找表電路來實現預失真功能,用現場可編程門陣列(FPGA)內的EDK工程完成系數計算,以避免全硬件實現帶來的復雜性。以IP核的形式下載到Xilinx FPGA上,并在測試平臺對其進行驗證,結果表明,該預失真器能改善功放的線性度,對于8 MHz帶寬的OFDM信號和doherty結構的GaN功放,ACPR可改善8 dB,并且具備自適應功能,可較好地應用到實際工作環境中。

功率放大器;數字預失真;可編程片上系統;現場可編程門陣列;線性化;自適應

1 概述

無線通信的快速發展面臨著用戶數量劇增和有限頻譜資源之間的矛盾。為了提高頻譜利用率,現代通信系統廣泛采用非恒定包絡調制方式和多載波傳輸,這樣通常會導致發射信號的高峰均比(PAPR),使得功率放大器的失真更加嚴重[1]。作為射頻系統中最昂貴也是最關鍵的部件,功率放大器的性能決定整個系統的性能和成本,這樣就對射頻功率放大器的線性度提出了更高的要求。近年來數字預失真(Digital Predistortion,DPD)技術由于精度高、適應性強、實現相對簡單的特點[2-3],逐漸成為功放線性化方案中最為主流和實用的方案。同時隨著多模通信系統時代的到來,DPD解決方案必須要有更好的靈活性和可升級性來適應復雜的無線通信環境。數字信號處理技術和集成電路技術的發展,尤其是高集成度FPGA技術的發展,使得基于FPGA的數字預失真器的實現更加迅速和靈活。

本文對數字預失真原理進行簡單介紹,并在Xilinx的FPGA上進行了系統實現。

2 DPD數字預失真模型

預失真技術是指在功率放大器的前端構造一個與其特性相反的預失真器,從而抵消功率放大器的非線性失真特性,實現整個系統的線性化處理。要得到與功放特性相反的預失真器,首先要從功放模型的研究入手。功率放大器的模型主要分為無記憶效應模型和有記憶效應模型2種[4]。當記憶效應的時間遠小于輸入信號的包絡起伏時間時,可被認為是無記憶的或是準無記憶效應的。此時,可以采用無記憶多項式模型或Rapp模型等。當功放的記憶效應時間與信號包絡變化時間可以相比擬時,功放的記憶效應就不能夠看作短暫性的,而要用帶有記憶效應的Volterra級數模型[5-6]。但是由于Volterra級數模型過于復雜,通常將其模型中不同延時的交叉項去掉得到記憶多項式模型。相對于Volterra級數記憶多項式模型更簡潔且同樣能有效描述有記憶非線性模型,是目前應用較多的一種非線性失真模型。本文也采用記憶多項式模型作為功放和DPD的行為模型,其數學表達式可表示為:

其中,x(n)和y(n)分別代表DPD的輸入和輸出信號;bkl為記憶多項式模型參數;K為多項式階數;L為記憶深度。

3 數字預失真的軟硬件協同設計

3.1 系統設計

SOPC(可編程片上系統)是SOC和FPGA技術的融合,既具有片上系統的特點,又具備可編程的特性。在通常情況下,SOPC系統中還包括至少一個嵌入式處理器內核,這樣SOPC就具備了軟硬件在系統可編程的特性[7]。

數字預失真系統的SOPC實現可以分成兩大部分,一部分是以FPGA可編程邏輯實現的預失真器部分,另一部分是用嵌入式處理器軟核實現的系數計算部分,如圖1所示。預失真器對基帶數據進行預失真處理,其后通過DAC轉換模擬上變頻,最后經過功放PA發射出去。系數計算模塊將從功放耦合回來的數據和預失真過后的數據進行比對,得到預失真器的系數,并傳給預失真器。

圖1 DPD系統框圖

預失真器本質上相當于一個數字濾波器,傳統的數字濾波器系統大多使用DSP處理器實現,但DSP在運行時是按指令順序執行的,且數據位寬是固定的,因而資源利用率不高,限制了處理器的數據吞吐量,還需要較大的存儲空間。而FPGA采用硬件并行處理方式,并可以根據設計要求任意配置硬件結構,有極大的靈活性,并且Xilinx的FPGA中還集成了專用的硬件乘法器來加速計算[8-9]。

系數更新模塊既可以用硬件電路來實現,也可以用軟件來實現。雖然用硬件電路來實現可以獲得更好的實時性,但是硬件電路較難實現更復雜的算法,并且不易于升級和配置,尤其對于今后的多模通信系統,更顯出它的不足。本文用Xilinx的microblaze軟核來實現系數更新算法,這樣就可以對數據進行更加復雜的處理,使得系數計算更穩定可靠并且易于升級和配置。這一部分的實現是在 Xilinx EDK開發套件支持下完成的。

3.2 預失真模塊

預失真模塊的實現方法有2種:一種是基于查找表的方式;另一種是基于多項式的方式?；诓檎冶淼念A失真方法實現簡單,所占用資源少,但收斂速度較慢;基于多項式方式用多項式擬合補償增益曲線,這種方法參數較少,容易初始化和實時修正,對有記憶效應的功放也可以較好地改善[10]。本文將兩者結合起來構造成基于多項式查找表結構的預失真器,參數少,實現簡單,資源占用適中。

圖2 基于多項式查找表的預失真電路

該IP核在Xilinx的XCV5LX110上資源開銷情況如表1所示。

表1 FPGA的資源開銷情況

3.3 系數更新模塊

通過文獻[7]的推導可知,參數提取方程總可以轉化為如下形式:

其中,B=[b10,b20,…,bK0,…,b1L,…,bKL]T為DPD系數向量;U=[u10,u20,…,uK0,…,u1L,…,uKL]為與輸入向量有關的輸入矩陣;Y為與期望信號有關的向量。由此看出,求DPD的系數向量,本質就是解式(2)。解方程可以用迭代算法也可以用直接逆矩陣算法求解。由于傳統的LMS,RLS等迭代算法要進行多次迭代,收斂速度慢,而直接逆矩陣無需迭代,縮短了計算時間,因此本文選擇直接逆矩陣的方法[11]。通常情況下求逆矩陣可以用高斯消元法、QR分解法、SVD分解法?？紤]到輸入基帶信號是隨機信號,跟輸入信號有關的U矩陣可能是奇異矩陣,奇異矩陣沒有普通的逆矩陣,只有廣義逆矩陣,而高斯消元和QR分解不能求廣義逆,所以選擇用SVD分解法求輸入數據矩陣的廣義逆矩陣。

奇異值分解(SVD)算法原理可以表述為:假設A為復數域的一個n×n階方陣,則存在一個分解使得A=UH·S·VH,其中,U和V都是n階酉矩陣;S是對角矩陣,對角線上就是A的奇異值[12]。其計算過程主要分成兩大步:Householder變換和Givens變換。其中,Householder變換把初始矩陣變換成雙對角矩陣。Givens變換將雙對角矩陣變換成單對角矩陣。SVD分解過后得到U,S,V矩陣,再根據廣義逆的定義最終再得到初始矩陣的廣義逆矩陣[13]?；谄娈愔捣纸獾膹V義逆求解算法流程如圖3所示。最終可由B=(UHU)-1UHY得到預失真器的系數。

圖3 廣義逆求解算法流程

4 測試結果與分析

本文的測試平臺如圖4所示,包括中頻板、射頻板和功放。中頻板包括ADC轉換、DA轉換芯片、FPGA芯片;數據源是放在FPGA ROM里的OFDM信號,帶寬為8 MHz。射頻板完成上變頻和下變頻功能。功放是GaN功放,類型是Doherty結構,最大輸出功率40 dBm。DPD模型選用的是多項式階數為3階,記憶深度是1。電路板上的FPGA芯片是Xilinx的XCV5LX110-1ff676。

圖4 測試平臺實物圖

圖5是實際測得的頻譜,圖5(a)是不加DPD時功放的輸出信號頻譜,由圖可以看出,帶外的頻譜有所凸起。圖5(b)是加入DPD后的功放輸出信號頻譜,可以看出,帶外的凸起有所下降,ACPR改善近8 dB。實現了線性化效果。

圖5 實際測試效果

5 結束語

本文構造了一個SOPC系統來實現自適應數字預失真器,SOPC結構使系統更加精簡,軟硬件可編程性使解決方案更靈活和易升級。預失真模塊采用基于多項式查找表的結構實現,這種結構不僅參數少,能改善有記憶效應的功放,而且節省了FPGA乘法器資源,提高了速度。系數更新模塊采用基于SVD的直接逆矩陣算法進行求解。本文算法在加快收斂速度的同時提高了計算穩定性。實測結果表明,本文SOPC系統實現了既定的設計目標,有效地抑制了信號經過功放后的帶外頻譜滋生,ACPR可改善8 dB。

[1] 尹長川,羅 濤,樂光新.多載波寬帶無線通信技術[M].北京:北京郵電大學出版社,2004.

[2] 齊 帥,嚴家明.自適應寬帶數字預失真理論分析與仿真[J].計算機仿真,2011,28(10):99-102.

[3] 詹 鵬,秦開宇.新的射頻功放預失真線性化方法[J].電子科技大學學報,2011,40(5):676-681.

[4] Dragomirescu D,Paris C,Lacroix P.Implementation of a Predistortion Algorithm to Linearise Base Station Power Amplifiers for 3rd Generation Mobile Telephony[C]// Proc.of IEEE MELECON’04.[S.l.]:IEEE Press, 2004:135-138.

[5] 李 飛,黃 濤.基于QRD-RLS的數字預失真算法研究[J].光通信研究,2011,164(2):64-66.

[6] Zhu Anding,Draxler P J,Yan Jonmei.Open-loop Digital Pre-distortion for RF Power Amplifiers Using Dynamic Deviation Reduction-based Volterra Series[J].IEEE Trans.on Microwave Theory and Techniques,2008,56 (7):1524-1534.

[7] 田 耕,許文波.Xilinx FPGA開發實用教程[M].北京:清華大學出版社,2008.

[8] 曾德軍.基于雙核Nios-II系統的數字預失真器設計[J].電子技術應用,2012,38(6):10-12.

[9] 田 耘,徐文波.無線通信FPGA設計[M].北京:電子工業出版社,2009.

[10] 陳勝康.射頻功放中基帶數字預失真算法的研究與實現[D].杭州:杭州電子科技大學,2010.

[11] Montoro G,Gilabert P L,Bertran E,et al.An LMS-based Adaptive Predistorter for Cancelling Nonlinear Memory Effects in RF Power Amplifiers[C]//Proc.of Asia-Pacific Microwave Conference.Bangkok,Thailand: [s.n.],2007:1-4.

[12] 張賢達.矩陣分析與應用[M].北京:清華大學出版社,2004.

[13] 胡以懷,周軼塵.一般復數矩陣SVD算法[J].武漢交通科技大學學報,1995,19(2):150-154.

編輯 任吉慧

Design and Implementation of Digital Predistorter Based on SOPC

SU Pan1,ZHANG Yi-tao2,YANG Hong-guan1,LI Yan-chao3
(1.School of Physics and Electronics,Hunan University,Changsha 410082,China;
2.Institute of Microelectronics of Chinese Academy of Sceinces,Beijing 100029,China;
3.School of Physics,Shandong University,Jinan 250000,China)

At present,the study of the Digital Predistortion(DPD)mainly focuses on the simulation of different algorithms,and the specific implementation technology research is less.A kind of adaptive digital predistortion device based on System on a Programmable Chip(SOPC)is proposed in this paper,the design adopts polynomial lookup table circuit to achieve the predistortion,and uses EDK project complete coefficient calculation.This method avoids the complexity brought by the whole hardware implementation,can satisfy the requirements of the adaptive function,and has the very strong practical value.Finally it downloads the design to Xilinx FPGA,and tests it in a test platform.Results show that the predistorter can effectively improve the linearity of the power amplifier.For the OFDM signal of 8 MHz bandwidth and the doherty GaN amplifier,ACPR can improve 8 dB and with the adaptive function,it can be a good application to the actual working environment.

power amplifier;Digital Predistortion(DPD);System on a Programmable Chip(SOPC);Field Programmable Gate Array(FPGA);linearization;adaptation

1000-3428(2014)10-0118-04

A

TN92

10.3969/j.issn.1000-3428.2014.10.023

湖南省科技計劃基金資助項目(2012GK3151)。

蘇 攀(1989-),男,碩士研究生,主研方向:無線通信,SOPC設計;張以濤,助理研究員;楊紅官,副教授;李艷超,碩士研究生。

2013-08-23

2013-11-14E-mail:supanhappy@126.com

中文引用格式:蘇 攀,張以濤,楊紅官,等.基于SOPC的數字預失真器設計與實現[J].計算機工程,2014, 40(10):118-121.

英文引用格式:Su Pan,Zhang Yitao,Yang Hongguan,et al.Design and Implementation of Digital Predistorter Based on SOPC[J].Computer Engineering,2014,40(10):118-121.