Synopsys升級下一代IC設計、驗證和仿真解決方案

2 0 1 4年3月，早春的上海，突然造訪的Synopsys公司董事長兼全球聯合首席執行官A a r t de Geus博士在這里面向中國大陸的專業媒體，率先做了一系列針對IC設計、驗證和仿真的重要產品發布，為面對復雜SoC芯片設計的工程師解決挑戰提供了全新的解決方案。

Aart de Geus博士首先介紹的是業界最快的仿真系統ZeBu Server-3，新的Synopsys ZeBu Server-3構建在經過驗證的ZeBu Server架構之上，它將性能提高了多達4倍，并使容量提升了3倍。這一等級的性能有助于系統級芯片（SoC）開發團隊加快硬件/軟件開發初啟（bring-up）、啟動操作系統（OS）和全芯片驗證，實現更快的上市時間。另外，ZeBu Server-3還帶有完整信號可視性和集成Verdi3？ 系統的綜合調試功能，其先進的使用模式包括電源管理驗證以及帶有虛擬原型技術的混合仿真，支持架構優化和軟件開發。

導致游戲規則發生改變的IC Compiler II布局和布線解決方案，這是Aart博士帶來的第二個新產品。IC Compiler II是一種全功能的布局布線系統，其核心是一種全新的多線程基礎架構，能夠處理例化單元數量大于5億的設計。為了充分體現其“可重新思考、可重新構建和可重新使用”的開發策略，IC Compiler II基于行業標準的輸入和輸出格式，以及熟悉的界面和工藝技術文件，同時引進了創新設計存儲功能。IC Compiler II從開發之初就關注全芯片級設計，部署新穎的設計規劃功能，并使其性能提升了10倍，內存占用則減少了5倍。這使設計人員能夠快速地評估多種可選芯片布局方案，以確定設計實現的最佳起點。

Aart de Geus博士帶來的第三個好消息是，其Verification Compiler驗證編譯器解決方案開始供貨。Verifcation Compiler是一種將新一代驗證技術集成到一起的完整產品組合，其中包括先進調試、靜態和形式驗證、仿真、驗證IP以及覆蓋率收斂。將這些技術集成到一起實現了性能的5倍提升，同時調試效率也得到了大幅度的提高，使SoC設計和驗證團隊用同一個產品就能創建一種具有完整功能的驗證流程。通過把新一代技術、集成化流程和獨特的并發驗證許可模型結合在一起，使Verifcation Compiler能夠將整體產能提高3倍，直接解決了日益突出的SoC上市時間挑戰。