一種16位高速數(shù)模轉(zhuǎn)換器（DAC）的設(shè)計與實現(xiàn)

摘要：基于Mixed-Signal CMOS工藝，本文設(shè)計了一種采用分段式電流舵結(jié)構(gòu)的高速高精度DAC。同時在該DAC的內(nèi)部電路中采用了一種新的電流校準(zhǔn)技術(shù)，既保證了DAC電路的高精度，又減小了梯度誤差的影響。電路流片后的實際測試結(jié)果表明，該16位DAC在400MSPS轉(zhuǎn)換速率下仍具有良好的性能。本文網(wǎng)絡(luò)版地址：http：//www.eepw.com.cn/article/203231. htm

關(guān)鍵詞：數(shù)模轉(zhuǎn)換器（DAC）；自校準(zhǔn)；校準(zhǔn)DAC（CALDAC）

DOI： 10.3969/j.issn.1005-5517.2014.1.016

引言

隨著微電子技術(shù)的快速發(fā)展，數(shù)模轉(zhuǎn)換器（DAC）作為連接數(shù)字世界和模擬信號之間的橋梁正發(fā)揮著越來越重要的作用，而且現(xiàn)代計算機(jī)、無線通訊等信息產(chǎn)業(yè)的不斷進(jìn)步，對DAC的速度、精度等性能指標(biāo)也不斷提出更高的要求。

為滿足現(xiàn)代航天高科技產(chǎn)業(yè)對高速高精度DAC芯片的需求，本文基于Mixed-Signal（混合信號）CMOS工藝技術(shù)，設(shè)計了一個采用分段式電流舵結(jié)構(gòu)的16位400MSPS的D/A轉(zhuǎn)換器，論文第二節(jié)在理論分析和電路設(shè)計基礎(chǔ)上確定了該DAC的系統(tǒng)結(jié)構(gòu)及工作原理，第三節(jié)給出了電路中采用的自校準(zhǔn)技術(shù)及其設(shè)計實現(xiàn)，流片后電路的實測結(jié)果在第四節(jié)予以說明，最后給出論文研究工作的簡要總結(jié)。

16位400M DAC的系統(tǒng)構(gòu)架

在目前常用的DAC結(jié)構(gòu)中普遍采用的是電流輸出型DAC，這是因為電流輸出有著速度快、電源利用率高、應(yīng)用廣泛、輸出范圍寬等特點，使得該結(jié)構(gòu)的DAC適合于高速高精度的設(shè)計要求。

圖1所示為基于上述分段電流舵而設(shè)計的16位400M DAC的系統(tǒng)構(gòu)架框圖。該電路主要由LVDS模塊、行譯碼與列譯碼模塊、帶隙基準(zhǔn)源模塊、校準(zhǔn)模塊、偏置電路、時鐘分配驅(qū)動模塊以及模擬開關(guān)與電流源陣列等部分組成。

在圖1中，Bit15～Bit0首先通過LVDS接收器[3]轉(zhuǎn)化成標(biāo)準(zhǔn)的CMOS信號，然后將其中的高7位二進(jìn)制信號Bit15-Bit9通過譯碼器生成127路溫度計碼信號經(jīng)控制線去控制電流源；中間4位二進(jìn)制信號Bit8-Bit5則通過譯碼器生成15路溫度計碼信號去控制相應(yīng)電流源陣列；低5位二進(jìn)制信號 Bit4～Bit0則直接通過同步鎖存邏輯（DFF）去控制5個二進(jìn)制電流源。

帶隙基準(zhǔn)源模塊為整個電路系統(tǒng)提供了一個幾乎與環(huán)境溫度和電源電壓無關(guān)的精準(zhǔn)電壓源。為了更好地與外部數(shù)據(jù)進(jìn)行同步且確保轉(zhuǎn)換器具有16bit的精度，電路設(shè)計中還采用了電流校準(zhǔn)模塊，利用電流校準(zhǔn)模塊對高7位二進(jìn)制信號Bit15-Bit9所控制的127個單位電流源進(jìn)行必要的校準(zhǔn)以確保其輸出電流的準(zhǔn)確性。

由式（7）可以看出，采用差分電流輸出時，當(dāng)把差分變單端應(yīng)用時，可使輸出信號的幅度增加一倍，同時差分輸出可提高DAC轉(zhuǎn)換速度和動態(tài)特性。

通過減小寄生電容、縮短建立時間仍是解決DAC電路中動態(tài)特性最直接有效的方法。但是為了保證DAC靜態(tài)特性，減少梯度誤差和隨機(jī)失配就需要增大晶體管尺寸和復(fù)雜的布局，這樣就會增大寄生電容和電阻，在提高靜態(tài)特性的同時會限制DAC采樣率和高頻性能。

為了能夠較好解決上述問題，我們可以采用校準(zhǔn)技術(shù)，既能在保證電路高精度的同時減小電流源矩陣在DAC中所占的面積，又緩解了電路對版圖和工藝的嚴(yán)格要求。因此，校準(zhǔn)技術(shù)在保證DAC靜態(tài)特性的同時能有效提高動態(tài)特性，同時還能降低電路對工藝、溫度的敏感性，保證DAC長期穩(wěn)定地工作。

本論文采用了一種新的適合高精度、高速度DAC電路的自校準(zhǔn)技術(shù)。這種自校準(zhǔn)技術(shù)能夠有效地校正各個電流源的失配，并降低對電流源輸出電阻的要求。圖2所示為我們采用的數(shù)字自校準(zhǔn)方案的流程圖。從該流程圖中可見，在這個自校準(zhǔn)的過程中，我們首先將待校準(zhǔn)量與參考值進(jìn)行比較，比較后的結(jié)果經(jīng)一個ADC轉(zhuǎn)換后存儲到靜態(tài)數(shù)據(jù)存儲器（RM）中，

由此形成一個唯一對應(yīng)的數(shù)字校準(zhǔn)信號再送到一個校準(zhǔn)的DAC中，最后完成待校準(zhǔn)量的自校準(zhǔn)。

圖3所示為實現(xiàn)上述自校準(zhǔn)過程的電路原理圖，為了保證整個DAC電路具有16位的線性度，芯片設(shè)計中內(nèi)置了132個用來校準(zhǔn)電流源輸出線性度的DAC，它們分別是圖中的127路高7位電流源，1路低9位的總電流源和4路用于調(diào)整輸出增益的電流源，另外還有一路基準(zhǔn)電流源。當(dāng)進(jìn)行自校準(zhǔn)時，開關(guān)的行列選擇電路將每一路電流源按順序選通到比較器的輸入端和基準(zhǔn)電流源進(jìn)行比較，比較后的結(jié)果經(jīng)數(shù)字邏輯處理后將6位數(shù)字信號輸入到相應(yīng)的校準(zhǔn)DAC的6個輸入端。每路電流源都有一個校準(zhǔn)DAC與其唯一對應(yīng)，當(dāng)選擇相應(yīng)電流源時也就對應(yīng)選上了相應(yīng)的校準(zhǔn)DAC，選擇DAC也需要相應(yīng)的行列選擇電路進(jìn)行按順序的選定。當(dāng)一路電流源完成校準(zhǔn)后，其唯一對應(yīng)的校準(zhǔn)DAC的6位數(shù)字值也已經(jīng)確定并存在了靜態(tài)存儲器中，也就是所需調(diào)整的電流量已經(jīng)加在了相應(yīng)的電流源上。高7位中的每路電流源都有一個校準(zhǔn)DAC來進(jìn)行輸出電流調(diào)整，低9位則是進(jìn)行整體的電流調(diào)整，高7位和低9位電流源輸出的電流經(jīng)校準(zhǔn)DAC校準(zhǔn)后通過模擬開關(guān)陣列最終輸出到差分電流輸出端。另外還有4路電流源是用于設(shè)定整個電路輸出電流范圍的，這4路電流源經(jīng)相應(yīng)的4個增益校準(zhǔn)DAC校準(zhǔn)后，其總輸出電流流過電阻RESET后可調(diào)整整個DAC的輸出電流增益。

整體測試結(jié)果和電路概貌

基于0.25微米混合信號CMOS工藝技術(shù)，并采用上述自校準(zhǔn)電路設(shè)計方案，我們完成了一個采用分段式電流舵結(jié)構(gòu)的16位400MSPS的D/A轉(zhuǎn)換器芯片的版圖設(shè)計，如圖5所示，該電路芯片尺寸為4.9×4.9mm2，整個DAC電路一共有110個壓焊塊。目前該電路已經(jīng)成功完成工藝流片，電路測試評估板的實物照片如圖6所示。

對封裝后的DAC電路進(jìn)行的初步測試結(jié)果表明，該DAC電路工作正常。圖7為系統(tǒng)不帶校準(zhǔn)的實測SFDR，圖8為系統(tǒng)帶校準(zhǔn)后的實測SFDR?？梢娊?jīng)過自校準(zhǔn)后，電路的SFDR提升了十幾個dB，并且諧波也明顯減小。

我們對該DAC芯片還進(jìn)行了其它各項指標(biāo)的測試，電路在400MHz時鐘頻率下經(jīng)過自校準(zhǔn)后的測試結(jié)果如下表1所示。由表中各項測試數(shù)據(jù)可見，該芯片的各項性能參數(shù)指標(biāo)優(yōu)異，表明整個DAC芯片的性能良好。

總結(jié)

基于0.25微米Mixed-Signal CMOS制造工藝，本文設(shè)計并實現(xiàn)了一個高速高精度單片集成化的數(shù)模轉(zhuǎn)換器（DAC）。論文中的DAC電路采用分段式電流舵結(jié)構(gòu)，其時鐘的采樣頻率為400MHz，分辨率為16Bit。電路設(shè)計中還采用了電流校準(zhǔn)技術(shù)，既保證了DAC電路的高精度，也減小了梯度誤差的影響。實際流片后的測試結(jié)果表明，自校準(zhǔn)技術(shù)的采用可使DAC

電路的精度和性能得到大幅度的提升，芯片的輸出諧波也明顯減小。本DAC產(chǎn)品是我們在高速高精度DAC電路研制方面的一次嘗試，它的研制成功為我們今后研制開發(fā)性能更加優(yōu)異的數(shù)模轉(zhuǎn)換器產(chǎn)品打下了良好的技術(shù)基礎(chǔ)。

參考文獻(xiàn)：

[1] Jose Bastos， Augusto M. Marques， Michel S. J.Steyaert and Willy Sansen. A 12-Bit Intrinsic Accuracy High-Speed CMOS DAC[J]. IEEE Journal of Solid-State Circuits， 1998， 33， （12）：1959-1960

[2] Chi-Hung Lin and Klaas Bult. A 10-b， 500-M，sample/ s CMOS DAC in 0.6mm2[J]. IEEE Journal of Solid-State Circuits， 1998， 33， （12）：1948-1957

[3] 趙耀華，陸鐵軍，王宗民.基于VLSI的高速LVDS接口電路設(shè)計[J].微電子學(xué)與計算機(jī)，2009，26，（11）：78-81

[4] A.R Bugeja， B. Song. A 14b， 100Ms/s CMOS DAC Designed for Spectral Performance[J]. IEEE Journal Solidstate Circuits， 1999，34：1719-1731

[5] A.R Bugeja， B. Song. A Self-trimming 14b， 100Ms/ s CMOS DAC[J]. IEEE Journal Solid-state Circuits， 2000，35：1841-1852