一種有源濾波器的RC常數(shù)自動調(diào)節(jié)電路及其算法

鄭泉智 胡鐵剛

【摘要】有源RC濾波電路時間常數(shù)隨集成電路制造工藝變化，為此我們設(shè)計了一種高精度RC常數(shù)調(diào)節(jié)電路。提出了一種RC常數(shù)自動調(diào)節(jié)的算法。在SMIC 0.18um工藝中實現(xiàn)了對中心頻率為2.2MHz，信號帶寬為100kHz的6階帶通濾波器的RC常數(shù)的自動調(diào)節(jié)。在全工藝角范圍內(nèi)，調(diào)節(jié)精度達0.5～1%。

【關(guān)鍵詞】有源濾波器;RC張馳振蕩器;自動調(diào)節(jié)

RC有源濾波器廣泛應(yīng)用于現(xiàn)代大規(guī)模集成電路中。特別RF收發(fā)器等無線通訊電路中，帶通濾波器和低通濾波器的性能直接決定了收發(fā)器的選擇性和抗干擾性能。然而集成的RC有源濾波器，由于集成電路制造工藝的原因，RC常數(shù)波動較大，達±30%之多。

許多RC常數(shù)調(diào)節(jié)電路的精度只有±2～ 10%[1]，[2]。在一些無線通訊的接收機中，信號帶寬只有100kHz左右，相對于2MHz左右的中頻信號，中頻帶通濾波電路的RC常數(shù)需要達到1%的精度。本文設(shè)計了一種高精度RC常數(shù)調(diào)節(jié)電路。提出了一種RC常數(shù)自動調(diào)節(jié)的算法。在SMIC 0.18um工藝中實現(xiàn)了對中心頻率為2.2MHz，信號帶寬為100kHz的6階帶通濾波器的RC常數(shù)的自動調(diào)節(jié)。在全工藝角范圍內(nèi)，調(diào)節(jié)精度達0.5～1%。

圖1 RC常數(shù)調(diào)節(jié)電路框圖

1.RC常數(shù)調(diào)節(jié)電路

本文提出的RC常數(shù)調(diào)節(jié)電路結(jié)構(gòu)如圖1所示，包括RC張馳振蕩器電路、計數(shù)器、數(shù)字算法和上電復位等。RC張馳振蕩器電路產(chǎn)生與RC常數(shù)成反比的時鐘頻率，當RC常數(shù)大于設(shè)計值時，振蕩器輸出頻率低于設(shè)計值，反之亦然;計數(shù)器模塊根據(jù)輸入晶振時鐘信號對RC振蕩器輸出頻率級數(shù)，計算出RC常數(shù)值;逐次逼近式數(shù)字算法把計數(shù)器的結(jié)果同設(shè)定的目標值進行比較，判斷RC常數(shù)大于、等于還是小于目標設(shè)定值。如果RC常數(shù)大于目標值，則減小RC振蕩器的電容;如果RC常數(shù)小于目標值，則增加RC振蕩器的電容;等于目標值，則輸出最終的濾波器RC常數(shù)控制信號，RC常數(shù)調(diào)節(jié)完成。

RC常數(shù)調(diào)節(jié)的精度由RC張馳振蕩器精度、計數(shù)器精度和可調(diào)電容陣列的調(diào)節(jié)精度決定。12位的計數(shù)器，考慮RC常數(shù)變化范圍，計數(shù)精度可達11位，對RC常數(shù)調(diào)節(jié)精度的影響幾乎可以忽略;采用8位數(shù)字控制位調(diào)節(jié)電容的大小，結(jié)合±30%的調(diào)節(jié)范圍，其理論調(diào)節(jié)精度約為0.25%;RC張馳振蕩器的調(diào)節(jié)精度需要達到0.2%才能使RC常數(shù)調(diào)節(jié)的精度達到0.5%以內(nèi)。

2.RC張馳振蕩器

RC張馳振蕩器是RC常數(shù)自動調(diào)節(jié)電路的關(guān)鍵模塊，其性能直接決定了RC常數(shù)調(diào)節(jié)的精度。RC張馳振蕩器包括充放電網(wǎng)絡(luò)、比較器和數(shù)字控制邏輯等。圖2給出了RC張馳振蕩器的電路結(jié)構(gòu)、振蕩波形和控制開關(guān)時序圖。

RC張馳振蕩器的頻率由RC常數(shù)確定，理想條件下，RC張馳振蕩器的周期可表示為：

上式中，VREF為充電電壓，VGND為放電電壓，VH和VL分別為高低比較電壓。從OSC周期的公式可以看出，VH和VL的偏差會影響OSC的頻率值。設(shè)計中，VH和VL均由VREF分壓得到，精心匹配過的電阻，匹配精度可達0.1%，對OSC的頻率影響不大。

比較器失調(diào)電壓Vos，比較器和邏輯控制電路的延時造成RC充放電網(wǎng)絡(luò)的過充電和過放電，最終導致振蕩器輸出頻率變小。

為減小比較器失調(diào)電壓對RC張馳振蕩器振蕩頻率的影響，從振蕩器結(jié)構(gòu)上，本文采用了單個比較器結(jié)構(gòu)的張馳振蕩器。相比兩個振蕩器結(jié)構(gòu)的張馳振蕩器[]，比較器失調(diào)電壓的影響幾乎可以忽略。

圖2 （a）RC張馳振蕩器結(jié)構(gòu)圖;

（b）RC振蕩波形及控制信號

圖3 自偏置輸出比較器電路圖

自偏置是一種將輸出反饋到偏置模塊的偏置結(jié)構(gòu)[3]，本文提出的自偏置輸出級的比較器如圖3所示，由高增益的前級放大器和自偏置輸出級組成。高增益前級放大器減小比較器的增益誤差，自偏置輸出級減小比較器的延時。仿真顯示，自偏置輸出級比較器的延時時間可減小到0.1ns以內(nèi)。

3.RC常數(shù)自動調(diào)節(jié)算法

3.1 輸出反饋式自動調(diào)節(jié)算法

RC常數(shù)自動調(diào)節(jié)算法的關(guān)鍵是計數(shù)器結(jié)果和目標值比較完成后，RC振蕩器電容陣列控制信號的調(diào)節(jié)，即電容控制位調(diào)整步長的選擇。本文引入逐次逼近的概念，根據(jù)計數(shù)器輸出與目標值比較的結(jié)果，不斷調(diào)節(jié)控制位的步長，當RC常數(shù)計算值與目標值差別較大時，增大控制位的步長;反之，減小控制位的步長。次算法有效減少了系統(tǒng)迭代次數(shù)，縮短了調(diào)節(jié)時間。圖4給出了RC常數(shù)最大（+30%）和RC常數(shù)最小（-30%）兩種條件下，RC自動調(diào)節(jié)數(shù)字算法的收斂過程。結(jié)果顯示，調(diào)節(jié)算法的迭代次數(shù)約為9次。

圖4 RC自動調(diào)節(jié)數(shù)字算法收斂過程

圖5 RC常數(shù)自動調(diào)節(jié)算法

3.2 RC自動調(diào)節(jié)過程

本文提出的RC常數(shù)自動調(diào)節(jié)的流程如圖5所示。其自動調(diào)節(jié)步驟如下：

1）上電復位和目標值設(shè)定，將計數(shù)器復位清零并設(shè)定RC常數(shù)調(diào)節(jié)目標值（通常為典型工藝條件下RC張馳比較器輸出頻率值）;

2）OSC初始化，電容陣列復位開關(guān)使能，然后充電開關(guān)S1使能，充電電壓VREF通過串聯(lián)電阻對電容陣列充電，OSC開始工作;

3）計數(shù)器通過外部輸入高頻率晶振時鐘計算OSC的頻率;

4）計數(shù)器計算的OSC頻率與目標設(shè)定值進行比較：a）OSC頻率高于目標值，說明RC常數(shù)小于目標值，則增加OSC電容陣列控制位的值，返回到OSC初始化，重新計算新的OSC振蕩頻率，b）OSC頻率低于目標值，說明RC常數(shù)大于目標值，則減小OSC電容陣列控制位的值，返回到OSC初始化，重新計算新的OSC振蕩頻率，c）OSC頻率等于目標值，說明RC常數(shù)等于目標值，輸出最終的濾波器電容陣列調(diào)節(jié)控制位的值，RC常數(shù)調(diào)節(jié)完成。

5）關(guān)閉OSC電路，等待系統(tǒng)下次調(diào)節(jié)的指令。

4.電路實現(xiàn)和測試結(jié)果

本文在SMIC 0.18um 1P6M混合信號工藝下，實現(xiàn)了RC自動調(diào)節(jié)電路，并用于調(diào)節(jié)一個中心頻率為2.2MHz的六階RC帶通濾波電路。用Spectre-Verilog數(shù)模混合仿真了不同電源電壓和工藝角下，RC帶通濾波器中心頻率自動調(diào)節(jié)的結(jié)果。圖6的仿真結(jié)果顯示，在最差工藝角下，RC常數(shù)調(diào)節(jié)精度為0.77%。虛線表示的是芯片測試結(jié)果，RC常數(shù)自動調(diào)節(jié)的精度為1%。

圖6 RC常數(shù)自動調(diào)節(jié)仿真結(jié)果

5.總結(jié)

針對有源濾波器的RC常數(shù)隨工藝角變化的問題，本文提出一種高精度RC常數(shù)自動調(diào)節(jié)電路及其算法。采用了單一比較器結(jié)構(gòu)的RC張馳振蕩器有效減小了比較器失調(diào)電壓對振蕩器頻率的影響;高速自偏置輸出級比較器使比較器延時減小到0.1ns以內(nèi)。在SMIC 0.18um工藝下實現(xiàn)了對6階帶通濾波器的RC常數(shù)自動調(diào)節(jié)。芯片測試結(jié)果顯示其調(diào)節(jié)精度達0.7～1%。

參考文獻

[1]Bo Xia，et al.An RC time constant auto-tuning structure for high linearity continuous-time ΣΔ modulators and active filters.Circuits and Systems I：Regular Papers，IEEE Transactions on ?Volume：51，Nov.2004：2179-2188.

[2]T Oshima，et al.Novel automatic tuning method of RC filters using a digital-DLL technique.Solid-State Circuits，IEEE Journal of Volume：39，Nov.2004：2052-2054.

[3]CMOS Analog circuit Design（second edition），Phillip E.Allen，Douglas R.Holberg.

作者簡介：

鄭泉智（1977—），男，碩士，畢業(yè)于西安電子科技大學微電子學與固體電子學專業(yè)，杭州士蘭微電子股份有限公司資深設(shè)計師，主要從事模擬混合集成電路設(shè)計。

胡鐵剛（1978—），男，杭州士蘭微電子股份有限公司混合信號技術(shù)部經(jīng)理，長期從事集成電路設(shè)計、研發(fā)管理與指導工作，在集成電路研發(fā)設(shè)計方面有很深造詣。