某輸出緩沖器的失效分析

蒲 林，高興國，白 璐

（中國電子科技集團第24研究所，重慶 400060）

某輸出緩沖器的失效分析

蒲 林，高興國，白 璐

（中國電子科技集團第24研究所，重慶 400060）

本文通過對某輸出緩沖器在質量一致性檢驗中的ESD考核環節失效的情況進行分析，找到了產品測試系統的異常情況，通過此次分析，進一步發現該產品的ESD保護設計一直以來存在的問題。文中不僅給出了失效機理，同時提出了改進措施并加以驗證。此次失效分析對于同類器件的ESD保護設計，提高其可靠性具有一定的借鑒意義。

輸出緩沖器；ESD；靜電；失效分析

概述

近些年來，關于電子元器件的失效分析已逐漸發展成為一個專門的學科。作為模擬集成電路設計、生產單位，如何在分析儀器、設備有限的條件下，通過失效分析發現產品設計、測試、生產制造過程中存在的問題，以不斷改進產品的設計水平和制造工藝，提高產品的可靠性。由于單片模擬集成電路，器件尺寸較小，因此難度較大。

某單位自行設計并生產的某型輸出緩沖器是于2009年設計定型的老產品項目，從09年產品定型至今，其生產技術狀態一直較為穩定，產品生產、測試成品率較高，自定型以來該產品在歷次鑒定檢驗和質量一致性檢驗過程中均未發生過失效。

2011年9 月，某批次該型輸出緩沖器在投入進行質量一致性檢驗的ESD考核試驗后測試發現靜態電流超出該產品詳細規范中該電參數范圍，即參數超差，被判為ESD考核失效。由于該產品從未發生過技術狀態更改，而此前的批次在ESD考核時均未發生過類似現象，此次失效較為異常，因此對此次失效進行了較為詳細的分析。

1 失效原因分析

此次異常的某輸出緩沖器是多年前設計定型的老產品，從設計定型至今從未發生過技術狀態更改，而同批芯片此前封裝為成品進行的所有檢驗項目（含ESD考核試驗項目）都未發生過失效，因此懷疑是測試系統出現異常，故對此次ESD考核試驗后的電路使用的測試系統進行排查。

經詢問生產線上測試人員，此次考核后的ESD試驗電路測試時，由于測試系統在芯片測試間測試芯片（注：芯片與成品可使用同一測試盒，區別僅在于測試時使用的夾具不同），因此臨時搭建了一個新的測試系統進行測試，即此次失效采用的測試系統與此前生產批產品采用的測試系統不同。

1.1 使用新測試系統對幾種電路進行對比測試

選擇本次ESD考核失效電路（記為1#）、此前某批次ESD考核合格電路（記為2#）、及與此次考核同批次但未投入ESD試驗的電路（記為3#）按照產品詳細規范，使用新測試系統進行對比測試，測試結果如表1所示。

從對比測試結果可以看出：本次ESD考核失效電路（1#）、此前某批次ESD考核合格電路（2#）采用新測試系統測試，靜態電流均超標，而未投入進行ESD試驗的電路靜態電流正常，說明ESD試驗后電路確實存在損傷；而此前的某批次ESD考核合格電路（3#）采用新測試系統測試結果與其當時考核后測試結果不同，說明新測試系統與原測試系統存在差異。

1.2 新、老測試系統對比

仔細檢查該輸出緩沖器的原（老）測試系統。原（老）測試系統在設計時由于認知不足，僅僅考慮到用戶使用過程中，輸出端通過1kΩ電阻與電源相連，因此為真實模擬用戶實際使用情況，該緩沖器產品詳細規范中IDD測試原理圖如圖1所示。而從圖1中可以看出，輸出端通過1kΩ電阻與5V電源端的電流表相連，輸入端接5V保證了輸出端1kΩ電阻幾乎不會有 電流通過，保證負載電流不會影響靜態電源電流的測試。而在圖1所示測試條件下，未測試輸入為低電平（即輸入為0V）時的靜態電流。

表1 電參數測試結果

將表1中的430#、835#、503#三只電路采用如圖1所示的原測試系統進行測試，測試結果分別為0.38mA、0.45 mA、0.22 mA，均滿足詳細規范要求。也就是說，此次ESD考核異常的電路如果采用原測試系統測試，則滿足詳細規范要求，即判電路合格。

再仔細查看此次為測試ESD考核試驗電路開發的新測試系統，該測試系統在測試靜態電流時輸入電壓分別為0V（低電平）和5V（高電平），對兩種情況下的電源電流測試結果進行對比，選擇最大值作為最終輸出結果。用新測試臺對3只電路再次進行測試，結果3只電路在輸入0V時電源電流分別為9.28mA、9.70mA、0.22mA，測試結果與表1一致。說明原測試系統存在設計不完善的問題。

1.3 小結

通過上述對比分析，可以發現，該輸出緩沖器在ESD試驗后其實一直存在靜態電流超標的情況，而此前的測試系統在設計時未測試輸入為低電平（即輸入為0V）時的電源電流，因此一直未發現該產品ESD失效的問題。

圖1 IDD測試電路原理圖

2 ESD損傷情況分析

該緩沖器輸入級原理圖如圖2所示。

該緩沖器輸入端通過上拉電阻R1接到電源，當輸入懸空時默認輸入為高電平；R2、D1、D2為靜電保護電路，為電路內部器件提供靜電泄放通路。

根據表1所示測試結果，除電源電流外，電路其他參數均正常。如果電路內部及輸出級存在損傷，那么輸出低電平、傳輸延遲時間測試結果均會發生異常，因此可以判斷ESD試驗后電路輸入級發生損傷。根據圖2所示輸入級電原理圖，N1/P1為輸入級反相器，如果這兩個MOS管發生損傷，那么電路將無法接收外界信號、造成電路功能異常；而表1測試顯示電路功能正常，僅靜態電流超標。因此可以判斷ESD損傷部位為R1、R2、D1或D2。

對3只電路進一步測試分析，輸入端分別接0V和5V，測試輸入端通過的電流。正常情況下，輸入接5V時，R1兩端壓差為0，D1/D2均反相截止，此時輸入端電流為0；輸入接0V時，D1/D2均反相截止，R1兩端壓差為5V，R1阻值正常為100kΩ，因此輸入端電流為0.05mA。實際測試時，輸入為5V時，3只電路輸入端電流均為0，說明靜電后D2仍然處于反相截止的高阻狀態；輸入為0V時，3只電路輸入端電流分別為9.01mA、9.35mA、0.06mA，因此可以進一步確定該輸出緩沖器ESD損傷位于R1、R2、D1。

當電路進行ESD試驗時，外界靜電沖擊從輸入端引入器件內部，通過輸入級R1、R2、D1或D2進行靜電泄放，當靜電沖擊能量大于器件能夠承受的范圍時，R1、R2或D1發生損傷，導致輸入端對電源阻抗下降，從而引起ESD試驗后產品靜態電流超標。

圖2 某緩沖器輸入級原理圖

3 改進設計

ESD保護電路是集成電路芯片上專門用來做靜電放電防護用的特殊電路，該保護電路提供ESD電流泄放路徑，以避免在 ESD發生時靜電電流流入集成電路內部而造成芯片損傷。

通常ESD保護電路設計時有兩個基本原則：其一，為每一個I/O PAD緩沖區到鄰近的鍵合點以及到電源網絡（GND或VDD）提供一個良好的、均勻的、快速的大電流分流通道，該保護電路瞬間可通過大的電流，如安培量級的電流，且保護電路自身可以恢復不能被燒壞；其二，在需要保護的器件附近提供一個限流電路與電壓箝位電路，以阻止高壓進入器件使柵極和元件遭到破壞。

該緩沖器的輸入級進行了全面的ESD保護設計，圖1中D1/D2用于實現原理一的功能，主要實現靜電泄放的功能；電阻R2用于實現原理二的功能，以限流電阻的形式阻止電路內部N1/P1柵極承受過高電壓，保護MOS管柵極。

圖3 輸入級版圖

此外，ESD 結構應該具有低阻抗的電流通道，即ESD 防護電路應該盡量靠近鍵合點。當外界靜電沖擊電路時，與內部線路相比，ESD防護電路應該具有更低的阻抗，這樣外界靜電沖擊能量才會經過ESD保護電路進行泄放。本次失效電路輸入級部分版圖如圖3所示。根據圖3可知，其中R1為Pwell井電阻，該器件存在一個寄生二極管，其中二極管P極為電阻的Pwell部分，二極管N極為芯片N型襯底，N型襯底與電源Vdd相連。因此，當輸入級收到外界對電源的靜電沖擊時，鍵合點內部存在兩條靜電泄放通路，一條為通過R1寄生二極管到電源Vdd，一條為通過R2相比靜電泄放器件D1/D2到電源。兩條泄放通路相比，上拉電阻通路阻抗相對更低，因此，此時靜電沖擊將主要通過R1的寄生二極管進行泄放。R1面積較小，靜電泄放能力不高，在靜電沖擊過程中容易發生損傷，導致R1對電源有效阻值下降，引起靜態電流超標。

根據以上分析，我們對輸入級線路及版圖進行改進，改進后線路及版圖如圖4、圖5所示。

對改進后電路進行重新流片驗證，更改后電路常規電參數與更改前一致，但ESD試驗后按照新測試臺測試條件進行測試，靜態電流與ESD試驗前一致，沒有再出現靜態電流超標的情況，說明器件沒有發生靜電損傷，前期失效分析結論得到驗證，更改方案有效。

圖4 改進后輸入級原理圖

圖5 改進后輸入級版圖

4 結論

此次通過一款老產品在ESD試驗后測試的異常現象的失效分析，發現了原開發的測試系統一直存在的缺陷，該產品的ESD保護設計并不合理。通過此次分析，不僅改進了測試系統，同時對該產品的ESD保護設計進行了改進，經重新流片生產、測試驗證，改進后的產品未再次發生同類異?，F象，對后續同類產品的測試開發、ESD保護設計具有一定的借鑒意義。

[1] 鄭廷圭，劉發，半導體器件失效機理及分析方法 [R].機械電子工業部第五研究所，1990，12.

[2] 劉恩科，朱秉升，羅晉生. 半導體物理學 [M].北京：電子工業出版社，2007.

[3] 陳星弼，張慶中，陳勇. 微電子器件 [M]. 北京：電子工業出版社，2011.

[4] （美）沃爾德曼. ESD電路與器件 [M]. 北京：電子工業出版社，2008.

蒲 林，中國電子科技集團第24研究所，第二事業部副部長，工程師，研究方向：IC設計、測試開發。

高興國，中國電子科技集團第24研究所，第二事業部，工程師，研究方向：從事IC設計工作。

白 璐，中國電子科技集團第24研究所，第二事業部，高工，研究方向：從事電子元器件方面的失效分析以及IC可靠性設計工作。

The Failure Analysis on A Type of Output-Buffer

PU Lin，GAO Xing-guo，BAI Lu
（No.24 Research Institute of CETC, Chongqing 400060）

This paper is about the analysis of a type of output-buffer which is failure on ESD test of QCI. Through failure analysis, not only the abnormal condition that existing in the testing system but also the defect of ESD protect circuit design are found. The paper presents the failure mechanism, and gives the suggestions on the design of ESD protect circuit. The conclusions are instructive for the further improvement of reliability for the similar products.

output-buffer；ESD (electro-static discharge)；static electricity；failure analysis

TN306

A

1004-7204（2014）01-0019-04