Altera最新驗證工具推進FPGA和SoC中高速串行收發器的評估

Altera公司發布JNEye鏈路分析工具，提供驗證和電路板級全套設計工具。JNEye支持設計人員迅速方便地評估高速Altera FPGA和SoC中的高速串行鏈路性能。該工具結合了統計鏈路仿真器的速度優勢和時域波形仿真器的精度優勢，是一種新的混合行為仿真方法。JNEye工具經過優化，支持Altera 10系列產品，為用戶提供了評估Altera下一代FPGA和SoC收發器鏈路性能的平臺。

Altera研究員李鵬博士評論說：“我們提供全套的系統級設計工具，利用這些工具，客戶可以對其系統中使用的FPGA 和SoC迅速進行仿真和驗證。JNEye鏈路分析工具是這些解決方案的最新實例。使用JNEye，設計人員能夠在電路板級迅速理解我們收發器的性能，非常準確地了解我們的器件與系統中其他器件是怎樣相互作用的。”

JNEye工具提供了混合建模方法，集成了器件特征模型，非常精確地處理工藝、電壓和溫度（PVT）變化。工具提供真實的仿真精度，簡化了串行鏈路收發器的評估，而使用業界標準模型是無法實現這一點的。JNEye支持采用IBIS-AMI器件模型進行鏈路仿真，可以評估Altera FPGA 和其他發送器或者接收器之間的串行鏈路。采用JNEye鏈路分析工具，設計人員能夠針對誤碼率迅速優化發送和接收均衡系數。工具還能用作后設計支持工具，以幫助進行調試和驗證。