一款高性能共源共柵運算放大器設計
2012-04-12 00:00:00戎小鳳王德貴白忠臣秦水介
現代電子技術 2012年8期
摘 要：基于CSMC 0.5 μm標準CMOS工藝，采用復用型折疊式共源共柵結構，設計一種折疊式共源共柵運算放大器。該電路在5 V電源電壓下驅動5 pF負載電容，采用Cadence公司的模擬仿真工具Spectre對電路進行仿真。結果表明，電路開環增益達到了71.7 dB，單位增益帶寬為52.79 MHz，開環相位裕度為60.45°。
關鍵詞：CMOS工藝； 折疊式共源共柵； 運算放大器； Spectre
中圖分類號：TN43234 文獻標識碼：A 文章編號：1004373X(2012)08014403
