一種ENOB達23位的ADC應用研究

廖 斌 ，庹先國 ，2，王洪輝 ，奚大順 ，徐少波

（1.成都理工大學地質(zhì)災害防治與地質(zhì)環(huán)境保護國家重點實驗室，成都 610059；2.西南科技大學核廢物與環(huán)境安全國防重點學科實驗室，綿陽 621010）

在現(xiàn)代數(shù)據(jù)采集中，A/D轉(zhuǎn)換器的轉(zhuǎn)換精度對測量系統(tǒng)的性能有著決定性的影響。對更高轉(zhuǎn)換精度的需求促使設計者從傳統(tǒng)的12位逐次逼近寄存器 （SAR）ADC轉(zhuǎn)至分辨率高達24位的Δ-ΣADC。而有效位數(shù) ENOB（effective number of bits）經(jīng)常被用來表征轉(zhuǎn)換精度的特性[1]。目前大多數(shù)24位分辨率的A/D轉(zhuǎn)換器實際使用中ENOB（有效位數(shù)）甚至很難達到20位[2]，難以滿足高精密測量儀器的要求。本文利用德州儀器公司推出的基于Δ-Σ技術的ADC-ADS1255[3]，實現(xiàn)了具有高達 23位的ENOB。筆者結(jié)合自己的應用經(jīng)驗對該ADC高精度測量的實現(xiàn)做了詳細的介紹。

1 ADS1255簡介

ADS1255具有24位的分辨率，內(nèi)部集成了三路輸入模擬開關、輸入緩沖器、可編程增益放大器、可編程數(shù)字濾波器等。該模數(shù)轉(zhuǎn)換器采用模擬電壓5 V、數(shù)字電壓（1.8～3.3）V供電，數(shù)據(jù)采樣率最大30 kSPS；內(nèi)部有11種獨立控制寄存器，用戶可以通過SPI接口對寄存器配置，從而得到不同的A/D采樣速率、采樣方式、A/D轉(zhuǎn)換精度等。圖1所示是ADS1255的內(nèi)部結(jié)構框圖。

圖1 ADS1255內(nèi)部結(jié)構圖Fig.1 Block diagram of the ADSl255

2 硬件測量電路

2.1 ADS1255電路的設計

圖2 ADS1255應用電路Fig.2 Application circuit of the ADSl255

高性能的外圍電路設計能充分發(fā)揮ADS1255的無噪聲精度[4]。如圖2所示是ADS1255的應用電路圖。ADS1255的SCLK、DIN、DOUT和DRDY引腳與單片機（MCU）的SPI接口相連，同時在每一根數(shù)據(jù)線中串聯(lián)100 Ω的電阻以限制輸出電流，兩根數(shù)據(jù)輸入線SCLK、DIN旁路510 pF的電容增加抗干擾能力。電壓基準使用具有極低的噪聲和溫漂的2.5 V基準源芯片AD580M，輸入端用RC低通濾波器來限制高頻噪聲。主時鐘由兩個15 pF的接入電容配合7.68 M的晶振完成。ADC輸入端AIN0，AIN1添加一個RC阻容網(wǎng)絡以更好的驅(qū)動ADC并去除電路中的尖刺信號。3.3 V數(shù)字電源與單片機的供電電源連接，模擬電源和數(shù)字電源的輸入端分別并聯(lián)一個0.1 uF的陶瓷電容和一個l0 uF的鉭電容，數(shù)字地和模擬地用1 mH的電感進行隔離。

2.2 低噪聲正負電源的設計

在實際的測量中，電源是一個影響精度的重要因素，為了減少其影響，設計一個超低噪聲的正負電源至關重要。這里使用AD580M產(chǎn)生高精度的2.5 V基準電壓，利用高性能的運放LM158將電壓放大2倍到±5 V，并在運放輸出端進行LC濾波，形成精密基準電源為ADS1255、抗混疊濾波器、單端轉(zhuǎn)差分電路供電。圖3是低噪聲正負電源的電路。

圖3 低噪聲正負電源電路Fig.3 Circuit of low noise positive and negative power

2.3 抗混疊濾波器設計

輸入信號中可能存在高次諧波成分，電路中使用低噪聲運算放大器LTU2252構成抗混疊濾波器，截止頻率約為10 Hz，可有效濾除輸入信號中的噪聲得到純凈的直流信號。圖4是抗混疊濾波器的電路圖。

圖4 抗混疊濾波器電路Fig.4 Circuit of anti-aliasing filter

2.4 單端轉(zhuǎn)差分電路設計

ADS1255的三路模擬輸入端可以將其配置為2路單極輸入或者1路差動輸入。對于單極性信號測量只需將圖2中AIN-接地、AIN+接抗混疊濾波器形成偽差分輸入電路即可，在測量雙極性信號時需在抗混疊濾波器后加入THS4131構成的單端轉(zhuǎn)差分電路。圖5是單端轉(zhuǎn)差分的電路圖。電路中RF、RG選用0.1%的精密電阻，增益G=RF/RG=1，VCOM接圖2中AD580提供的精密2.5 V電壓基準。由于運算放大器限幅的原因，本設計中ADC的單端輸入時電壓范圍為0 V～+2.5 V，差分輸入時電壓范圍為-2.5 V～+2.5 V。

圖5 單端轉(zhuǎn)差分電路Fig.5 Circuit of single-ended to differential

3 軟件設計

在ADS1255使用前需先通過寫獨立控制寄存器進行初始化，這些寄存器包括數(shù)據(jù)速度寄存器DRATE、狀態(tài)寄存器STATUS、模擬多路開關寄存器MUXAD和控制寄存器ADCON。要提高的A/D轉(zhuǎn)換精度，ADC的采樣速率必須盡可能地低，設置DRATE僅為2.5SPS，同時要使能自動校準、輸入緩沖器。默認情況下，ADS1255被配置為差分輸入（AIN0為正差分輸入通道，通道AIN1為負差分輸入端），可編程增益放大器的放大倍數(shù)PGA=1，因此不再設置MUXAD和ADCON。C51的初始化代碼如下：

4 ENOB測試

采用IEEE標準提供的方法對ADC進行測試，要求信號源的精度比被測ADC的精度高。對于高精度ADC，需要更高精度的信號源。而利用電路內(nèi)部噪聲的測試方法對高精度的ADC進行測試，不需要高精度信號源，測試速度更快[5-7]。本文將信號輸入端進行單端接地、單端接基準、差分接地和差分接基準四種輸入方式分別連續(xù)測量10個數(shù)據(jù)，依據(jù)式（1）計算出噪聲的均方根值（RMSnoise），依據(jù)式（2）算得A/D的ENOB（有效位數(shù)）。測試條件是將測試電路置于密閉的鋁制屏蔽盒中進行，以保持環(huán)境溫度的穩(wěn)定，避免外界干擾。ADC測得數(shù)據(jù)如表1所示。

式中：FS為滿量程幅度；RMSnoise為噪聲的均方根值。

表1 ENOB測試結(jié)果Tab.1 Test results of ENOB

根據(jù)測試結(jié)果，單端接地、差分接地時的ENOB分別達到了22.87、22.85位。單端接基準、差分接基準ENOB分別為22.51、22.61。

另外筆者在進行單端測量時發(fā)現(xiàn)對于-20 mv～0 mv的信號，ADS1255也能進行高精度的測量。因此測量微小負信號時，也可使用單端測量。

5 結(jié)語

本文重點闡述了ADS1255實現(xiàn)高精度測量的應用設計及測試方法，對該類器件的應用提供了參考，具有一定的實用性。在提高ADS1255電路的測量精度和穩(wěn)定性時需注意幾點：電路各部分的數(shù)字電源和模擬電源要使用精密基準電源，輸入端靠近并聯(lián)一個小的陶瓷電容和一個大的鉭電容；模擬地和數(shù)字地要進行隔離；ADS1255的數(shù)據(jù)輸入導線必須盡可能短并且需要濾波；采樣速率越低，芯片產(chǎn)生的噪聲越小；軟件上對數(shù)據(jù)的多次平均值濾波有利于得到更穩(wěn)定的數(shù)據(jù)；在電路測試時電路必須置于無外界干擾的環(huán)境，如：在測試電路外加屏蔽盒。

[1] Steve Logan.理解ADC的噪聲、ENOB及有效分辨率[J].電子設計技術，2012，19（8）：43-46.

[2] 王曙光.提高ADC分辨率的電路設計[J].機床與液壓，2007，35（7）：201-202.

[3] Texas Instruments.ADS1255/ADS1256：Very Low Noise，24-Bit Analog-to-Digital Converter[Z].http：//www.ti.com.cn/cn/lit/ds/symlink/ads1255.pdf

[4] 黃爭.數(shù)據(jù)轉(zhuǎn)換器應用手冊基礎知識篇[M].北京：電子工業(yè)出版社，2010.

[5] 郝志剛，楊海鋼.高精度ADC有效精度的測試方法[J].半導體技術，2010，35（3）：269-276.

[6] KESTER W.Practicaldesign techniques for sensor signal conditions[M].USA：Analog Device，1999.

[7] 張志強，阮黎婷，倪濤，等.ADC模數(shù)轉(zhuǎn)換器有效位計算[J].電子科技，2010，23（3）：84-110. ■