基于模擬IC測試的任意波形發生器設計與實現

陳芳

（電子科技大學 微電子與固體電子學院，四川 成都 610054）

集成電路（Integrated Circuit，IC）在國防、工業、日常生活和高新技術等領域有著廣泛應用。但是實際的制造過程所帶來的以及材料本身存在的缺陷，會導致不良個體的產生，因此，集成電路測試成為保證集成電路產品性能的關鍵手段之一。目前國內集成電路的測試技術還相對落后，國內各單位在科研、生產和應用測試等領域對集成電路自動測試儀（Automatic Test Equipment，ATE）的需求主要依靠進口來解決。這些進口的測試系統設備昂貴，操作復雜，使芯片測試企業增加了巨大的成本，因此研究具有自主知識產權的高性能集成電路測試系統對促進我國集成電路產業的發展具有十分重要的現實意義[1]。

為了真實地反映待測模擬IC的功能和參數特性，需要保證為待測模擬IC所提供的測試激勵的準確性，因此面向模擬IC測試機設計并實現了高精度任意波形發生器用來為待測芯片提供測試激勵。本文所闡述的任意波形發生器可以產生不同幅度、不同頻率以及不同偏置的各類規則及不規則信號。

1 AWG硬件結構設計

測試效率是模擬IC自動測試儀主要的性能之一，為了滿足客戶對測試平臺高速、高集成度和多通道并行測試能力的要求，本次設計的任意信號發生器為四通道單端輸出模式/兩通道差分輸出模式。圖1是一個通道的實現原理框圖。

AWG完成一次波形輸出首先是用戶通過PCI總線由上位機發出指令給測試儀系統，AWG板上的控制器FPGA識別指令，然后FPGA從波形數據存儲器中讀取相應的波形數據并將數據傳遞給波形產生DAC，DAC產生的兩個差分模擬信號經由濾波模塊后再通過差分轉單端電路轉換為單端信號，單端信號再通過幅度的精調和粗調模塊后送入幅度偏移模塊，之后便將此信號反饋回信號調理電路，信號調理電路將信號進行適當的衰減或放大使其滿足ADC的輸入范圍要求，ADC對處理過的反饋信號采樣并將采樣數據送給FPGA，FPGA依據采樣數據對反饋信號進行軟件檢測峰峰值，如果峰峰值與用戶設定值相等或者滿足誤差要求就進行輸出阻抗選擇并將信號輸出到ARB_OUT端，如果不滿足誤差要求就調節精調系數后再將信號反饋回FPGA重新檢測峰峰值直到輸出滿足用戶設定要求。本次設計采用了閉環控制的方法，可以保證AWG輸出波形的高精度。

圖1 AWG單個通道系統框圖Fig.1 Structure diagram of the AWG single channel

2 AWG硬件設計與實現

AWG硬件部分主要包括FPGA、波形存儲、波形產生DAC、濾波電路、差分轉單端電路、幅度精調電路、幅度粗調電路、幅度偏移電路、輸出阻抗選擇電路、同步輸出電路、繼電器驅動電路和信號調理電路；其中，信號調理電路又包括偏置、衰減放大、過壓保護、ADC幾個電路模塊。本論文中對幾個關鍵設計模塊進行討論。

2.1 波形產生模塊的設計與實現

波形產生DAC選用的是ADI公司的AD9777，它有兩個輸入輸出通道，兩個通道可以完全獨立地工作，每個通道都是差分電流輸出。AD9777的主要性能指標如下：16位采樣精度，160/400MSPSInput/Output Data Rate，Selectable 2×/4×/8×Interpolating Filter，Programmable Channel Gain and Offset Adjustment，On-Chip 1.2 V Reference。 AD9777 的功能框圖如圖2所示。AD9777的輸出電流計算公式如下：

圖2 AD9777功能框圖Fig.2 Functional structure diagram of AD9777

其中，COARSE為增益粗調，FINE為增益精調，OFFSET為偏置調節。AD9777有兩種工作模式：雙端模式和單端模式。在2R Mode下IDAC和QDAC的參考電流IREF是分別通過FSADJ1和FSADJ2管腳上的電阻RSET和AD9777的參考電壓來進行設置的；在1R模式下IDAC和QDAC的參考電流IREF是2R Mode下的一半。

AD9777的工作模式以及COARSE、FINE和OFFSET的值可以通過串口端向內部控制寄存器寫入數據來實現，AD9777可以采用內部參考電壓1.2 V也能采用外部參考電0.1～1.25 V。

本次設計AD9777采用內部1.2 V參考電壓，雙端工作模式，如果設置 COARSE=15、FINE=0、OFFSET=0、RSET=2 kΩ，根據上述公式可以計算出AD9777的滿幅輸出電流為20 mA，IOUTA和IOUTB的范圍為0～20 mA。AD9777的輸出端負載為50Ω，所以波形產生模塊最終的輸出為兩個范圍為0～1 V的差分信號。

2.2 幅度調節模塊的設計與實現

設計要求AWG輸出信號峰峰值范圍為20 mV～20 V，而差分轉單端后的信號幅度為±1 V，因此要對信號進行適當的放大或衰減來滿足輸出要求。本次設計采用一款可編程增益放大器（Programmable-Gain Amplifiers，PGA）THS7002，THS7002功能框圖如圖3所示。

圖3 THS7002功能框圖Fig.3 Functional structure diagram of THS7002

THS7002為雙通道PGA，每個通道由低噪聲輸入前置放大器和可變增益放大器組成。前置運放可以配置增益為-1或2，輸入阻抗為1 MΩ，開環輸出阻抗為13Ω，起到隔離和阻抗匹配的作用。可變增益運放的由低失調運放和增益電阻組成，可變增益范圍-22～20 dB，步進精度為6 dB，通過FPGA控制3位數字位G2G1G0來調節增益。在設計中采用兩個通道級聯的方式，兩個前置運放都設置增益為-1，實現了-44～40 dB的可變增益范圍，差分輸入范圍為±4 V，-3 dB帶寬為70 MHz，滿足設計要求。使用Tektronix TDS2024C型號的示波器得到的1 MHz信號的測試數據如表1所示。由測試結果可以看出實際值與理論值由些出入，這其中也存在示波器精度造成的誤差，所以整體測試結果可以滿足設計要求。

2.3 峰峰值檢測的設計與實現

設計采用的是軟件檢測峰值的方法，ADC對反饋信號進行采樣，采樣結果送入FPGA進行算法處理以此得到信號峰峰值。ADC選用的是AD9245，AD9245配置為單端模式，此時AD9245輸入信號范圍為0～2 V，因此信號調理電路中要先對VOUT_FB進行適當的衰減放大和偏移使其能夠滿足AD9245的輸入要求。由Verilog實現的峰峰值檢測代碼如下：

if（DATAIN[13]==1'b0）

begin

DATA_REG2＜=DATA_REG2；

表1 THS7002測試結果Tab.1 Test result of THS7002

if（DATAIN＞=DATA_REG1） DATA_REG1＜=DATAIN；

else if （DATAIN ＜DATA_REG1） DATA_REG1 ＜=

DATA_REG1；

end

else if（DATAIN[13]==1'b1）

begin

DATA_REG1＜=DATA_REG1；

if（DATAIN＜=DATA_REG2） DATA_REG2＜=DATAIN；

else if （DATAIN ＞DATA_REG2） DATA_REG2 ＜=DATA_REG2；

end

assign P_PEAK=DATA_REG1；

assign N_PEAK=DATA_REG2；

其中DATAIN[13:0]為AD9245的14位補碼輸出，P_PEAK為檢測的正峰值，N_PEAK為檢測的負峰值。AD9245輸入為0.5~1.5的正弦波時，由ChipScope抓取DATAIN[13:0]，采樣65 536個點繪制成的波形如圖4所示。可以看出采樣結果精確，基本沒有噪聲干擾。

3 測試結果

利用Tektronix TDS2024C型號的示波器測量得到AWG系統產生的正弦波、方波、三角波3種基本波形如圖5所示。

圖4 AD9245的補碼輸出Fig.4 AD9245 complement output

測試結果波形比較理想，可以滿足設計要求。

4 結束語

圖5 AWG系統的輸出信號Fig.5 Output signal of AWGsystem

AWG是模擬IC自動測試儀項目重要組成部分，通過測試結果來看，輸出波形可以達到輸出頻率1 Hz~1 MHz、峰峰值范圍20 mV~20 V，幅度偏移范圍為±2.5 V，精度可達到±0.1dB。能夠滿足項目的要求，可以用于相關模擬IC測試設備以及其他相關儀器。閉環控制的概念可以保證輸出波形的準確性，利用FPGA作為控制器具有控制簡單、可靠性高等優點。

[1]俞建峰，陳翔，楊雪英.我國集成電路測試技術現狀及發展策略[J].中國測試，2009，5（35）:1-3 YU Jian-feng，CHEN Xiang，YANG Xue-ying.Current status on Chinese integrated circuit testing technology and its development strategies[J].China Measurement&Test，2009，5（35）:1-3.

[2]王文梁.100MSa/S任意波形發生器硬件設計[D].成都:電子科技大學，2007:33-39.

[3]樂春峽，王艷平.基于FPGA的任意波形發生器的設計[J].現代電子技術，2008（1）:52.LE Chun-xia，WANG Yan-ping.Design of FPGA-based arbitrary waveformgenerator[J].Modern Electronics Technique，2008（1）:52.

[4]易先軍，葉春生.基于FPGA的高速數字峰值保持器設計[J].現代機械，2005（4）:9-10.YI Xian-jun，YE Chun-sheng.Design of high-speed digital peak holding circuit based on FPGA[J].Modern Machinery，2005（4）:9-10.

[5]Paul Horowitz，Winfield Hill.吳利民，余國文，歐陽華等.電子學[M].北京:電子工業出版社，2005.

[6]夏宇聞.Verilog數字系統設計教程[M].北京:北京航空航天大學出版社，2008.

[7]史強強，孟新新，趙乾坤，等.數字SPWM調制信號截尾誤差的補償方法研究[J].陜西電力，2013（12）：61-65.SHI Qiang-qiang，MENG Xin-xin，ZHAOQian-kun，et al.Compensation Method for Modulation Signal Truncation Error of Digital SPWM[J].Shaanxi Electric Power，2013（12）：61-65.

[8]楊建安，李健，徐志強，等.基于互補濾波器的大型定轉速風力發電機組有效風速信號測量方法[J].陜西電力，2011（11）：22-25，72.YANG Jian-an，LI Jian，XU Zhi-qiang，et al.Probe into the measurement method of effective wind speed signal for fixedspeed wind turbinesbased on complementary filters[J].Shaanxi Electric Power，2011（11）：22-25，72.