一種EAS掃頻信號源的設計與實現

牛元海，劉太君，葉 焱，石志京

(寧波大學信息科學與工程學院，浙江寧波315211)

0 引言

在電子商品防盜(Electronic Article Surveillance，EAS)系統中，掃頻信號源的掃頻方式(頻帶寬度、頻點數和掃頻周期等)、掃頻信號性能(頻率精確度、相位噪聲)等指標將直接或間接影響天線發射信號的質量與接收端標簽識別的靈敏度、檢測率和誤碼率。

傳統EAS信號源多采用普通單片機控制頻率合成芯片甚至是用模擬電路產生，頻率精確度和可控性較低。設計以TI公司TMS320F28335為主控芯片控制AD9834芯片產生掃頻正弦波，無論是控制能力還是數字合成技術都有較大提高。另外，隨著標簽制作工藝的提高，其諧振頻率更加精確，波動范圍越來越小，所以信號掃頻范圍設計為8．0～8．5 MHz，而不再采用一直以來 7．2 ～8．2 MHz的傳統頻帶指標，這樣可以減小信號掃頻寬度，掃頻周期更短，對提高系統的檢測率大有助益。

1 工作原理及芯片概述

1．1 掃頻信號發生原理

正弦波的一般表示形式為:a(t)=sin(ωt)，可見正弦信號是非線性的，但是正弦波的相位是線性變化的:Δphase=ωΔt，繼續推理可得:ω =Δphase/Δt=2πf，求得所需發生的頻率為:f=Δphase×fMCLK/2π，上式轉化一下便可得出頻率寄存器的表達式:

式中，FREQREG表示頻率字，FOUT是需要輸出的正弦波頻率，而fMCLK是外部晶振信號頻率。

1．2 核心芯片介紹

設計使用的核心芯片有2片:ANALOG DEVICES公司AD9834芯片用于發生掃頻信號;德州儀器公司(TI)TMS320F28335芯片用于系統控制和數據的發送。

AD9834是一款75 MHz、低功耗 DDS器件，能夠產生高性能正弦波和三角波輸出，當時鐘速率為1 MHz時最高可實現0．004 Hz的分辨率。AD9834通過一個三線式串行接口寫入數據，該串行接口能夠以最高40 MHz的時鐘速率工作，并且與DSP和其他微控制器標準兼容。

TMS320F28335是TI公司新推出的一款浮點型數字信號處理器，在擁有很好的控制性能的基礎上兼備復雜的浮點計算能力，可以節省代碼執行時間和存儲空間，具有精度高、成本低、功耗小、外設集成度高、數據及程序存儲量大和AD轉換更快速等優點，為嵌入式工業應用提供了更加優秀的性能和更加簡單的軟件設計。DSP28335外設資源豐富，設計使用其多通道緩沖串行端口(McBSP)向AD9834寫入控制字、頻率子以及相位字。

2 系統硬件設計

2．1 DSP28335最小系統設計

(1)電源部分

DSP28335內核電壓為1．9 V，I/O引腳電壓為3．3 V，所以本設計采用外部5 V直流電源供電，然后接到TPS767D301(TI公司新推出的雙路低壓差電壓調節器，其中一路是可以調節的)用以產生上述所需電壓。

(2)時鐘部分

一般簡單的應用設計可以采用DSP內部晶振作為時鐘信號，但考慮EAS系統的復雜性和前后時鐘同步問題，本設計采用50 MHz的外部晶振提供給XCLKIN作為DSP部分的時鐘輸入，同時也連接到AD9834的MCLK引腳，這樣既保證了同步也有較高的穩定性。

(3)JTAG接口部分

JTAG接口是鏈接調試電路板和PC仿真器的硬件接口，用于DSP開發人員進行軟件調試，它主要包括這樣幾個引腳:TDI、TDO、TMS、TCK、#TRST 5個JTAG信號和EMU0、EMU1 2個仿真信號。設計的JTAG接口部分設計如圖1所示。

圖1 JTAG調試端口電路圖設計

2．2 DSP與DDS的接口設計

本設計創新地采用DSP28335提供的多通道緩沖串口向AD9834寫入數據，所以這里所說的接口設計就是多通道緩沖串口的硬件接口設計。

多通道緩沖串口(Multichannel Buffered Serial Port，McBSP)，它的通信主要靠6個引腳完成，發送引腳 MDX、接收引腳 MDR、發送時鐘信號引腳MCLKX、接收時鐘信號引腳MCLKR、發送幀同步引腳MFSX和接收幀同步引腳MFSR。如圖2所示，通過 GpioCtrlRegs．GPCMUX2寄 存 器 將 GPIO24、GPIO26和GPIO27分別復用為多通道緩沖串口模式，其中GPIO24(MDX)用于傳送數據(包括頻率字、相位字以及控制字)，GPIO26(MCLKX)用于傳送來自DSP28335內部的時鐘信號SCLK，而GPIO27(MFSX)用于傳輸使能信號，當MFSX為低電平時開始傳輸數據。

圖2 MCBSP接口電路圖設計

3 軟件設計

本設計的軟件部分可歸納為3個部分內容:①初始化程序，包括Sys_Init()，McBSP_Init()和DDS_Init()3個函數;② 頻率掃描程序，即Freq_Sweep();③ 頻率鎖定程序，即Freq_Lock()。系統軟件設計流程如圖3所示。

圖3 系統軟件設計流程圖

初始化多通道緩沖串口時有幾點需要注意:①使幀同步邏輯、采樣率發生器、接收器和發送器處于復位狀態(FSRT=GRST=RRST=XRST=0);② 其次，在使能采樣率發生器前需要等待至少2個時鐘周期(具體等待多久與具體的時鐘頻率有關)，以保證內部的同步;SRG的幀同步周期和脈沖寬度在這里不需要設置。

AD9834工作模式取決于其內部的16位控制寄存器(DB15－DB0)的配置。在配置控制寄存器(寫控制字)時，DB15和DB14必須置0，用以系統區別于頻率相位信息。其中DB13和DB12共同決定寫入字的方式，本設計采用DB13=1DB12=0方式，這樣需要2次寫操作才能將一個完整字載入任一頻率寄存器，第1次寫入包含頻率字的14位LSB，第2次則寫入14位MSB?？刂萍拇嫫髋渲媒Y束后，需對頻率寄存器和相位寄存器執行清零處理，否則可能會出現誤碼錯傳等情況，清零結束后需將整個DDS復位。

DDS_Init()部分配置情況相對復雜，不同的配置輸出結果相差較大，配置信息詳見 AD9834 DataSheet．pdf文檔，這里列出本設計詳細代碼。

AD9834具有2個頻率寄存器，可以使用其中任何一個，也可以2個同時使用，但當目標功能是頻率掃描的時候，建議輪流使用2個頻率寄存器，這里定義一個遞增變量i利用其奇偶性進行控制，具體程序如下:

結合上述代碼可知，掃頻頻信號共有16個頻點，最低頻率為 8 MHz，最高頻率頻率 8．5 MHz，頻點間距為33．3 kHz。為了防止錯誤傳輸，相鄰2次寫操作間要有一定時延，這里引入了一個延時函數delayxus()。需要強調的是，本設計中不需要額外的相位偏移，所以相位字全部寫0即可。

此外，Freq_Lock()過程描述如下:如果天線電磁輻射區域內沒有標簽出現，即沒有標簽信號產生時，則一直循環執行Freq_Sweep()函數，一旦檢測到標簽信號，系統會自動觸發一個中斷服務子程序，保存上述程序中的變量i值，頻率鎖定函數Freq_Lock()調用i即可實現頻率鎖定，具體程序與Freq_Sweep()類似，這里不再贅述。

4 結果展示

圖4所示的是調試板上MCBSP傳輸數據的時序圖。其中，上面一條波形的高低電平分別表示傳輸數據1和0，中間一條波形表示時鐘信號，最下面曲線為幀同步信號，當幀同步信號為低電平且時鐘信號在上升沿時才能實現1 bit數據的傳輸。如圖4所示，本設計采用的傳輸字長是16 bit，此時傳輸的數據用二進制可表示為:0100 1010 0011 1101。

圖4 MCBSP數據傳輸時序圖

本設計輸出的正弦波頻率掃描范圍為8．0～8．5 MHz，幅度700 mV左右，相位噪聲較小，示波器測得波形如圖5所示，圖6為用頻譜儀測得該正弦波的動態頻譜圖。

圖5 輸出正弦波波形

圖6 輸出正弦波動態頻譜

5 結束語

設計創新之處:① 引入頻率鎖定技術，標簽信號引起報警時鎖定頻率，2．5 s后解除鎖定，這樣可以在一定程度上降低系統誤報率;② DSP28335與AD9834間的接口設計采用多通道緩沖串口方式，發送數據效率更高、速度更快;③本設計采用TMS320F28335(系統頻率高達150 MHz)和AD9834芯片，與以往設計相比，硬件資源有較大提升。

由圖5、圖6可以看出，設計產生的正弦波信號線性度較好(與標準正弦波基本相同)，相位噪聲非常小(掃頻時正弦波線條很細)，頻率精確度也較以往設計更高(掃頻時頻譜集中在8．0～8．5 MHz內部)，本設計在很大程度上優化了掃頻信號精確度與穩定性，具有較大推廣價值。

［1］ 劉陵順，高艷麗，張樹團，等．TMS320F28335 DSP原理及開發編程［M］．北京:北京航空航天大學出版社，2011:25－76．

［2］ 王忠勇，陳恩慶．DSP原理與應用技術［M］．北京:電子工業出版社，2009:45－81．

［3］ 王建新．直接數字頻率合成技術及其應用研究［D］．南京:南京理工大學，1999:35－41．

［4］ 俞逖．射頻EAS系統的性能優化和信號識別算法的研究［D］．杭州:浙江大學，2006:3－26．

［5］ 薛軍，潘高峰，謝勇．基于ADF4350的多頻段信號源的設計與實現［J］．無線電工程，2011，41(11):53 －55．

［6］ 竇興川，王小東．基于DSP實現艦船目標檢測與跟蹤［J］．無線電工程，2012，42(6):32 －34，38．

［7］ CERCAS F A B，TOMLINSON M，ALBUQUERQUE A A．Direct Digital Frequency Synthesizer for a FH Spread Spectrum System:Analysis and Design［C］∥ 1990 SBT Telecomm Symposium IT S 90，1991:1 －3．

［8］ NICHOLAS H T，SAMUELI H，KIM B．The Optimization of Direct Digital Frequency Synthesizer Performance in the Presence of Finite［M］．USA:Wiley-IEEE Press，1992:1－2．

［9］ GIFFARD R P，CUTLER L S．A Low-Frequency，High Resolution Digital Synthesizer［C］∥ IEEE Frequency Control Symposium，1992:1－3．