10kV配電網空載長線合閘過電壓影響因素分析

摘要：為研究不同特征參數對10kV空載長線合閘過電壓的影響，以珠江三角洲某地區10kV空載長線為例，利用PSCAD仿真軟件，分析了線路合閘時間、斷路器并聯合閘電阻阻值以及合閘時間配合對合閘過電壓的影響，并通過對仿真結果的分析提出了限制合閘過電壓的措施，以防止因合閘過電壓過大而導致重合閘不成功，為10kV配電網長線路的運行提供了一定的參考。

關鍵詞：10kV空載長線；PSCAD仿真；合閘過電壓；重合閘；合閘成功率

作者簡介：陳澤興（1992-），男，廣東汕頭人，華南理工大學電力學院本科生。（廣東 廣州 510641）

中圖分類號：TM86 文獻標識碼：A 文章編號：1007-0079（2013）30-0191-02

在我國電力系統中，10kV配電線路的供電半徑一般在10km以內，如果供電半徑過長，不僅影響線路末端電壓質量，線路損耗亦會增大。但是對于某些負荷密度較小的地區，為減小輸變電工程的投資，適當延長供電半徑是完全有必要的。[1，2] 供電半徑的增長，使得線路對地電容增大，電容效應的問題更加突出。加上10kV配電網絕緣水平低，因故障跳閘次數多，在故障跳閘后重合空載長線時，由于空載長線電容效應引起工頻電壓的升高，會對操作過電壓的幅值產生一定的影響。當過電壓幅值超過重合閘的耐受電壓，可能會引起繼保動作，自動重合閘再次跳起，合閘不成功。[3-5]

目前，在高壓輸電網中合閘空載長線產生的過電壓問題上，各國學者已經進行了較為詳盡的分析，然而在低壓配網長距離供電網絡中，空載長線過電壓的研究卻不多。[6-9] 為此，本文建立10kV空載長線模型，通過PSCAD軟件建立仿真模型，對影響合閘過電壓的3種因素進行了詳盡的分析，包括線路合閘時間、斷路器并列合閘電阻阻值等方面，并總結出相應的解決和應對措施。

一、合閘過電壓產生機理分析

在10kV配電網中，假設輸電線路三相接線完全對稱，且三相斷路器同時合閘，則可按單相電路分析，等值電路可視為正弦電壓源合閘于LC振蕩回路的情況。[3，4]若考慮線路上存在的電阻，可將正弦電壓合閘于RLC電路瞬間微分方程列寫如下：

（1）

其中

則方程（1）的解的形式為：

（2）

式中：，

，

、分別為該方程解的暫態分量和穩態分量，暫態分量是迅速衰減的諧波函數。

從該微分方程解的形式可知，空載線路合閘時，產生過電壓的根本原因是電容電感產生的振蕩電壓疊加在了穩態電壓上，其過電壓的幅值受到振蕩電壓大小的影響。[3，4]

二、仿真模型的建立

本文以珠江三角洲某地區10kV空載長線為例，通過PSCAD軟件仿真分析該線路的重合閘過電壓。該線路為架空電纜混合長線，總長約30km，其中電纜線路21.8km，架空線路8.2km。基于10kV配電網線路以該特征為主，因此對該長線路分析所得的結論具一定參考價值。

仿真時間從0時刻開始計時，開關合閘時刻電源電壓處于峰值。仿真結果顯示，進行合閘操作后，線路的電壓波形的初始合閘時刻發生畸變，產生過電壓，后趨于穩態，合閘過電壓幅值可達穩態值的2.3倍。

上述對于合閘過電壓的仿真僅基于特定情況（合閘時刻電源電壓處于峰值、無并聯合閘電阻等）下進行仿真，為使仿真結果更具一般性，通過仿真分析不同因素對合閘過電壓的影響。

三、合閘過電壓影響因素分析

1.合閘時刻對合閘過電壓的影響

在交流輸配電系統中，由于電源正弦交變，合閘時刻的不同影響了微分方程求解的條件，進而影響振蕩電壓幅值的大小，致使線路合閘過電壓的幅值因合閘時刻的不同而不同。

為分析不同合閘時刻對合閘過電壓的影響，基于上述空載長線模型，在正弦電源變化的一個周期內設置不同的合閘時間（第0.02s為電源電壓過零點），利用PSCAD仿真分析，結果如圖1所示。由圖1分析可知：合閘空載長線時合閘時間對過電壓幅值有一定影響，均在1/4和3/4個周期的時刻合閘過電壓幅值達到最大，可以達穩態值的2.3倍，而在電源電壓過零時，合閘過電壓基本不存在。

以上分析只是基于殘余電荷為0的情況，由過電壓產生的機理分析可知，當線路存在殘余電荷時，合閘過電壓幅值會更大。

在合閘空載長線過程中，合閘時間存在不確定性，因此線路上的過電壓也不是定值，這使得在電力系統過電壓防護的措施中，要從合閘時間上限制合閘過電壓不太現實。通過合閘過電壓與合閘時間的關系分析，得出因合閘時間不同可能出現的最大過電壓，對采取其他措施限制過電壓具一定的借鑒意義。

2.并聯合閘電阻阻值對合閘過電壓的影響

在斷路器中裝設并聯合閘電阻是限制合閘過電壓較為常見的措施，[3-4]其原理可描述為：在主開關K2兩端并聯一個電阻，然后兩者再與輔助開關K1串聯，合閘時K1先閉合，然后經過幾個毫秒K2閉合，從而完成合閘動作。

為了降低合閘過電壓，閉合開關K1和K2的兩個階段中對電阻R值的選取是矛盾的。在合閘第一階段，為了加強阻尼，減小過電壓，電阻越小越好；而在第二階段則相反，因為這樣可以使電阻R在短接時回路的振蕩減弱，降低過電壓。

為確定線路合適的并聯合閘電阻阻值，在該空載長線模型上，利用PSCAD軟件進行仿真，并將合閘時間間隔取10ms，分析合閘過電壓的大小隨斷路器并列合閘電阻阻值大小的變化關系，其結果如圖2所示。

由圖2分析可得，隨著斷路器并聯合閘電阻值的增大，混合線路中的合閘過電壓呈現出一條V形曲線。在并聯電阻值約為160Ω時，合閘過電壓幅值最小且與電路穩態電壓值基本一致。

因此可以得出以下結論：在10kV架空電纜混合長線中，斷路器并聯合閘電阻的投入對合閘過電壓幅值起到很大的衰減作用。合閘開關并聯阻值在160Ω附近時線路合閘過電壓幅值最小，基本上消除了過電壓。故在10kV配電網架空電纜混合長線的應用上，建議將斷路器并聯合閘電阻的阻值設置為160Ω。

3.并聯合閘電阻合閘時間配合對合閘過電壓的影響

斷路器并聯合閘電阻能有效地限制空載長線的合閘過電壓。而在并聯合閘電阻的應用上，存在兩個合閘開關合閘時間取值的配合問題。對此，在該空載長線模型上，利用PSCAD進行仿真研究，在K1不同的合閘時間下，設置不同的合閘間隔合閘K2，分析其時間配合對過電壓幅值的影響。在進行仿真的過程中，將合閘電阻定為160Ω，K1合閘時間在電源電壓變化一個周期內取值，在K1合閘時刻一定的情況下，分析K2的最適合合閘時間配合，其結果如表1所示。

由于K1合閘時間具有不確定性，故最合適合閘時間間隔的確定也具有不確定性。同時在仿真中發現，裝設并聯合閘電阻后，即使控制不同的合閘時間配合，最大合閘過電壓也只有15.6kV，約為穩態值的1.1倍，故該合閘過電壓對線路不會造成很大的影響。

由表1數據分析可知：合閘時間間隔的設置可以在一個周期內取值，綜合考慮合閘電阻的熱效應以及合閘時間間隔過小的不利影響，可將合閘時間間隔設置在6ms～14ms之間。

四、結語

在10kV配電網中，為減小輸變電工程的投資，在某些負荷密度較小的地區可采用10kV長距離供電，但由于長線產生電容效應的影響，合閘過電壓幅值過高的問題將不容忽視。

通過對10kV配電網架空-電纜混合長線的建模，分析了線路合閘時間、斷路器并聯合閘電阻阻值以及合閘時間配合對合閘過電壓的影響，對10kV長距離供電合閘過電壓問題提出了相應的解決措施：

第一，并聯合閘電阻的投入可以對合閘過電壓幅值起到很大的衰減作用。合閘開關并聯阻值等于160Ω時線路合閘過電壓幅值最小，基本上消除了過電壓。

第二，合閘開關配合的時間間隔可以設置在一個周期內取值。綜合考慮合閘電阻的熱效應和合閘時間間隔過小的不利影響，可將合閘時間間隔設置在6ms～14ms之間。

參考文獻：

[1]柳占杰，許躍進.基于電壓制式的電網最優供電半徑研究[J].電力系統保護與控制，2010，（19）.

[2]王永生，尤愛秀.農網10kV配電線路經濟供電半徑淺析[J].山西電力，2006，（5）.

[3]林福昌.高電壓工程[M].北京：中國電力出版社，2006：244.

[4]陳慈萱.過電壓保護原理與運行技術[M].北京：中國電力出版社，2001.

[5]高亞棟，杜斌，張穎，等.110kV長線供電系統的過電壓研究[J].高壓電器，2004，（1）.

[6]盧向東，趙成勇.基于VSC-HVDC的線路過電壓抑制策略研究[J].高電壓技術，2008，（3）.

[7]羅日成，劉從法，楊冰，等.基于EMTP/ATP的輸電線路合閘過電壓仿真分析[J].電力科學與技術學報，2011，（3）.

[8]夏成軍，張堯，鄒俊雄.合空線統計過電壓的建模與仿真[J].高電壓技術，2007，（10）.

[9]曹珍崇，楊學昌，郅嘯，等.電纜配電網操作過電壓的計算與分析[J].清華大學學報（自然科學版），2007，（4）.