基于Simulink的小數分頻頻率合成器研究

摘 要：基于Simulink的小數分頻頻率合成器的設計模型可以解決通常整數鎖相頻率合成器存在著的高頻率分辨力與快速轉換頻率之間的矛盾，本文主要研究小數分頻頻率合成器原理及設計模型，并對模型進行了Simulink仿真分析。

關鍵詞：小數分頻 頻率合成器 Simulink

中圖分類號：TN74 文獻標識碼：A 文章編號：1672-3791（2013）06（a）-0004-02

隨著現代雷達、通信、對抗技術和電子偵察的飛速發展，作為核心部件的頻率合成器，我們對它的性能指標提出了越來越高的要求，如低相位噪聲、低雜散、高頻率分辨、寬頻帶、低捷變時間、高頻率穩定度、能程控等。小數分頻頻率合成器可以解決高工作頻率和小頻率間隔的矛盾，而且具有輸出噪聲低、對寄生邊帶干擾抑制好等優點。

1 小數分頻頻率合成器原理及設計

鎖相頻率合成器的基本特性是，每當可編程分頻器的分頻比改變1時，得到輸出頻率增量為參考頻率。為提高頻率的分辨力就需減小參考頻率，這對轉換時間等性能是十分不利的。傳統的整數分頻頻率合成器的主要缺點是頻率分辨率等于參考頻率，然而在許多應用系統中，對頻率合成器的頻率分辨率要求較高，整數分頻頻率合成器不能滿足這些系統的要求。假若可編程分頻器能提供小數的分頻比，每次改變某位小數，就能在不降低參考頻率的情況下提高頻率分辨力。實現比任何單環整數分頻頻率合成器更小的步進，從而解決了傳統整數分頻頻率合成器分辨率低的限制。

所謂小數分頻頻率合成，就是控制分頻系數以一定的規律變化，從而將總的分頻系數等效為一個小數。例如，要實現N=5.3的小數分頻，只要在每10次分頻中，做7次除5、3次除6，就可以得到：

其中E和F分別為小數分頻系數的整數和小數部分。

同理，若要實現N=E.F=27.35，只要在每100次分頻中，做65次除27、35次除28，即可得到：

根據以上原理得到基本的小數分頻頻率合成器的原理，一部分是一個基本的鎖相頻率合成器，在VCO和程序分頻器之間增加了一個脈沖刪除電路，在鑒相器和環路濾波器之間串接了一個加法器。另一部分，其核心是一個累加器（ACCU）。所要求的分頻系數的整數部分E和小數部分F分別存放在兩個存儲器中，E和F都可用微機或外部電路進行控制。在小數分頻頻率合成器中，如果F在0～0.9之間連續變化，則頻道間隔為0.1；如果F在0～0.99之間變化，則頻道間隔為0.01。也就是說，小數分頻鎖相頻率合成器的頻率分辨率決定于分頻系數中小數的位數。位數越多，則分辨率越高。

2 小數分頻頻率合成器Simulink仿真分析

2.1 仿真模型設計

圖1給出了單環單模鎖相頻率合成器的仿真模型。脈沖發生器用Sources中的Pulse Generator。用于產生幅度為1，頻率為的方波脈沖作為基準頻率源。周期Period設為。鎖相環路部件包括鑒相器、放大器、環路濾波器和壓控振蕩器。模型中用了一個分頻器，累加器輸出的Carry信號由In2端送入，一方面直接送入N+1分頻器。另一方面經反相后送入N分頻器。因此當累加器輸出Carry為0時，分頻系數為n；而當累加器輸出為1時，分頻系數被置為n+1。兩個分頻器輸出經Merge模塊合并由Out1端輸出。從而得到平均分頻系數為。仿真模型還用了3個示波器分別用于顯示參考頻率信號、參考分頻器輸出信號和合成器輸出信號的波形。3個示波器都直接用Simulink的Sinks庫中的Scope模塊實現。在模型還調用一個子系統用于測量合成器輸出信號的頻率，并在數字顯示模塊中顯示出合成器的輸出頻率。

2.2 仿真參數設置

在仿真模型的各參數中，大部分參數都是用變量的形式表示的，其中包括分頻系數N=n.m（n和m分別為分頻系數的整數和小數部分）、脈沖發生器輸出的參考頻率，VCO的靜態頻率和控制靈敏度等。而環路濾波器的帶寬、放大器的放大倍數等都根據以上參數自動設置。此外，仿真之前還需設置系統仿真參數，其中需要設置的主要參數有：

Stop time：仿真結束時間，這里設置為；

Max step size：仿真最大步長，這里設置為。

顯然，以上兩個仿真參數決定于合成器中各部件的參數。由于合成器參考輸入頻率為，輸出頻率為：

其中m<1。則以上兩個參數決定了仿真的總時間包括了參考脈沖信號的500個周期，而最大仿真步長決定了在輸出信號的一個周期中至少采樣2.5個點。從而保證了仿真的精度。

2.3 仿真結果分析

首先在MATLAB命令窗口中設置環路參數為：n=10，m=0.3，=10 MHz，=90 MHz，=

則根據合成器的工作原理，可以求得合成器輸出頻率為：

MHz

合成器輸出信號顯示的波形，同時在模型窗口中的數字顯示模塊上顯示1.03e +008，表示合成器輸出頻率為103 MHz。如果其它參數保持不變，將m修改為0.5，則模型窗口中的數字顯示模塊上顯示合成器輸出頻率為105 MHz。由圖3所示示波器顯示的波形也能計算求得合成器輸出頻率與理論分析的結果一致。

3 結語

基于MATLAB的小數分頻頻率合成器的設計模型較好的解決了通常整數鎖相頻率合成器存在著的高頻率分辨力與快速轉換頻率之間的矛盾。小數分頻頻率合成器在實現相同的分辨率的情況下可以有更高的鑒相頻率，當然，在具體實際應用中，如何更合理地選擇各個器件和設置各項相關參數是十分重要的環節。

參考文獻

[1]郭桂良，杜占坤，高海軍.一種高分辨率小數分頻頻率合成器[J].固體電子學研究與進展，2009（4）：515-519.

[2]周冬成，王永斌，鄭亞平.基于FPGA的小數分頻頻率合成器設計[J].電子測量技術，2006（3）：79-80.