一種電機驅(qū)動芯片的欠壓保護電路設(shè)計*

湛 衍，姚 遠，黃武康，徐建華

(1.中國科學(xué)院微電子研究所，北京100029;2.中國科學(xué)院嘉興微電子與系統(tǒng)工程中心，浙江嘉興314006)

現(xiàn)代高效的、精確的電機控制都是采用計算機實現(xiàn)的，通過電機芯片與主處理器、電機和增量性編碼器構(gòu)成一個完整的運動控制系統(tǒng)。當(dāng)電源電壓低于芯片的正常工作范圍時，芯片內(nèi)部某些電路可能無法正常工作，這有可能產(chǎn)生內(nèi)部邏輯錯誤，使外部開關(guān)管處于不確定狀態(tài)。若外部開關(guān)管處于導(dǎo)通狀態(tài)而芯片的其他部分不能正常工作時，有可能使芯片燒毀，或?qū)ν獠侩娐吩斐蓳p壞，因此，芯片內(nèi)部加入欠壓保護電路是必需的，可以保證電源電壓低于設(shè)定的工作門限時，外部功率管和芯片內(nèi)部的大部分模塊處于關(guān)斷狀態(tài)［1-2］。

由于欠壓保護電路工作時，芯片帶隙基準(zhǔn)電路和LDO(Low Dropout Regulator)模塊還沒有正常工作，也就是說，欠壓保護電路必須具有基準(zhǔn)電壓。

為了使觸發(fā)電壓不隨著工藝、溫度等變化，基準(zhǔn)電壓必須是一個不隨溫度、工藝等變化的電壓。在現(xiàn)有技術(shù)的欠壓保護電路中往往具有基準(zhǔn)電路部分以產(chǎn)生基準(zhǔn)電壓，使用比較器將采樣來的電源電壓信號與基準(zhǔn)電路產(chǎn)生的基準(zhǔn)電壓信號比較［3］。

如圖1所示的現(xiàn)有技術(shù)的欠壓保護電路具有基準(zhǔn)電路1和比較電路，基準(zhǔn)電路1產(chǎn)生基準(zhǔn)電流In和基準(zhǔn)電壓Vn，比較電路將采樣來的電源電壓VDD1的信號與基準(zhǔn)電壓Vn的信號比較，判斷是否發(fā)生欠壓。其中，當(dāng)未發(fā)生欠壓時，VDD1＞Vn，VOUT1輸出高電平(VOUT1=1)以控制電機驅(qū)動芯片正常工作;當(dāng)發(fā)生欠壓時，VDD1＜Vn，VOUT1輸出低電平(VOUT1=0)以控制電機驅(qū)動芯片停止工作。但是，這類現(xiàn)有技術(shù)的欠壓保護電路容易受到用以產(chǎn)生基準(zhǔn)電壓的基準(zhǔn)電路的干擾，因此需要設(shè)計專門的比較器電路，結(jié)構(gòu)相對復(fù)雜。

圖1 傳統(tǒng)欠壓保護電路

有鑒于現(xiàn)有技術(shù)的上述缺陷，本文提出了一種新的欠壓保護電路，省去了額外的產(chǎn)生基準(zhǔn)電壓的基準(zhǔn)電路和比較器電路［4-5］。電路具有傳輸延時較小的優(yōu)點，能快速的產(chǎn)生欠壓信號，一方面使電機驅(qū)動芯片在發(fā)生欠壓狀況時快速停止工作以免造成損壞，另一方面使電機驅(qū)動芯片在消除欠壓狀況后能快速恢復(fù)正常工作［4］。

1 電路結(jié)構(gòu)及工作原理

1.1 電路結(jié)構(gòu)

整個欠壓保護電路如圖2所示，該電路由2個三極管Q1、Q2、兩個施密特反相器、5個N型MOS管、5個P型MOS管和若干個電阻構(gòu)成。其中，三極管 Q1、三極管 Q2、PMOS 管 MP1、PMOS 管 MP2、電阻R5和電阻R6構(gòu)成帶隙基準(zhǔn)電路;PMOS管MP1、MP2、MP3構(gòu)成第一電流鏡電路;NMOS管 MN2、NMOS管MN3和NMOS管MN4構(gòu)成第二電流鏡電路。電阻R1、R2、R3構(gòu)成電源電壓VDD采樣電路，NMOS管MN1與電阻R4構(gòu)成遲滯回路。NMOS管 MN4、MN5、MN6和電阻R7、R8為電路輸出級，提供足夠的輸出能力。

圖2 改進后的欠壓保護電路

1.2 工作原理

三極管Q1、Q2是兩個NPN型三極管，兩者的發(fā)射極面積之比為n:1，即三極管Q1的發(fā)射極面積是三極管Q2的發(fā)射極面積的n倍。

對于一個正向偏置的三極管，有［6］

當(dāng)VDD電源電壓從零開始上升，三極管Q1、Q2的基極A點電位達到閾值VA后，Q1、Q2開始導(dǎo)通，它們所在的支路形成電流通路，P型MOS管MP1、MP2組成的電流鏡結(jié)構(gòu)使得這兩路電流大小相等［7］，B點電位降低，導(dǎo)致P 型 MOS 管 MP4、MP5的柵極電位下降，C點電位隨之上升，信號經(jīng)過兩個反相器整形，同時形成一個滯回信號D，最后通過電路輸出級輸出的邏輯電平為高。同理，當(dāng)電源電壓VDD逐漸下降時，輸出的邏輯電平為低。此輸出信號提供給后級電路開啟或關(guān)斷關(guān)鍵模塊電路，起到保護電路的作用。

設(shè)流過三極管Q1和Q2的電流分別是IC1、IC2，根據(jù)上述分析可得

因此，要使得Q1、Q2導(dǎo)通的閾值電壓為

根據(jù)電阻分壓公式，可得電源電壓的閾值電壓

NMOS管MN1與電阻R4構(gòu)成遲滯回路，當(dāng)電源電壓VDD超過VDDthresholdH后，D點電位由高變低，MN1管關(guān)斷，電阻R4被斷路，因此當(dāng)電源電壓由高變低時，需要降到比VDDthresholdH更低的一個電壓VDDthresholdL才能使邏輯輸出電平翻轉(zhuǎn)。遲滯量如式(6)所示。

P型MOS管MP3鏡像MP1管中的PTAT(Proportional To Absolute Temperature)電流，再經(jīng)過 N型MOS管MN2、MN3組成的電流鏡給 P型 MOS管 MP4提供偏置電流。

進一步地，VT=kT/q為正溫度系數(shù)，VBE為負溫度系數(shù)。因此通過合理設(shè)計n、R5和R6的值，可以實現(xiàn)VDDthreshold的零溫度系數(shù)，盡可能降低溫度的變化對VDDthreshold所引入的誤差［8］。

電路中的兩個反相器采用施密特反相器結(jié)構(gòu)，作為核心電路和輸出級之間的緩沖級，同時提供滯回信號，其具體電路如圖3所示。

圖3 施密特反相器

2 仿真結(jié)果及分析

基于國內(nèi)先進的BCD 0.35 μm工藝模型，采用Cadence Spectre仿真工具進行電路仿真，本設(shè)計電源提供數(shù)字邏輯和模擬電路的VDD電壓范圍為3.3 V～5 V。

圖4 仿真結(jié)果

當(dāng)電源電壓低于2.7 V時，電路輸出變低電平;當(dāng)電源電壓重新升高至2.83 V時，電路輸出回到高電平，遲滯量為0.13 V左右，滿足電路應(yīng)用要求。

3 結(jié)論

本文首先分析了傳統(tǒng)欠壓保護電路的缺點，然后基于0.35 μm BCD工藝，設(shè)計并實現(xiàn)了一種新型欠壓保護電路，可應(yīng)用于電機驅(qū)動芯片等領(lǐng)域。本設(shè)計電路結(jié)構(gòu)較為簡單，不需要額外的帶隙基準(zhǔn)電路，省去了電壓比較器電路，大大減少了電路的復(fù)雜性。與此同時，考慮到器件的溫度特性，電路引入溫度補償，以此減少溫度變化對電路翻轉(zhuǎn)閾值和遲滯量精確度的不良影響。最后使用Cadence Spectre仿真工具進行仿真，結(jié)果表明電路工作正常，在電源電壓欠壓時及時輸出邏輯電平信號，具有遲滯功能。

［1］王智鵬，楊虹.一款無電壓比較器的欠壓保護電路［J］.電子世界，2012(7):51-52.

［2］錢金川，朱守敏.一種過壓欠壓及延時保護電路的設(shè)計［J］.機床電器，2008(1):57-59.

［3］趙春波，許偉，吳玉廣.一種CMOS欠壓保護電路的設(shè)計［J］.集成電路與元器件，2004(10):172-174.

［4］鄒雪城，韓俊峰.一種基于比例電流的欠壓保護電路的設(shè)計和實現(xiàn)［J］.華中科技大學(xué)學(xué)報(自然科學(xué)版)，2007(35):64-66.

［5］王銳，唐婷婷.一種BiCMOS欠壓保護電路的設(shè)計［J］.電子科技，2006(10):76-78.

［6］Allen P E，Holberg D R.CMOS模擬集成電路設(shè)計［M］.北京:電子工業(yè)出版社，2005.

［7］Gray P R，Meyer R G.Analysis and Design of Analog Integrated Circuits［M］.John Wiley，2001.

［8］畢查德.拉扎維.模擬CMOS集成電路設(shè)計［M］.西安:西安交通大學(xué)出版社，2003.