一種讀寫深度可配置的異步FIFO設計

閆霄穎，張德學，王維克，吳萌萌

（山東科技大學 信息科學與工程學院，青島 266590）

引 言

隨著設計復雜度的不斷提高，現代電子信息設計中，單一時鐘驅動已無法滿足設計與應用的需求。基于多時鐘驅動的設計已經越來越普遍，在異步時鐘域的設計中，跨時鐘域數據信號傳輸是必須考慮的一個問題。控制信號一般使用握手協議來實現異步傳輸，對于異步時鐘域大數據量的傳輸則經常使用異步FIFO來實現。

基于FIFO進行跨時鐘域數據傳輸的具體設計，主要借助于FIFO的空／滿狀態信號來控制對FIFO的讀寫操作。在部分使用處理器檢測空／滿狀態標志的設計中，當FIFO已經空或滿時，處理器會出現來不及響應的情況，從而造成數據的溢出或者數據流的斷流現象。這無法滿足一些設計的嚴格要求，所以就有了半空／半滿標志的使用。但針對一些大容量的FIFO，簡單使用半空／半滿標志進行FIFO的讀寫控制時，因為具體應用的不同，會有部分FIFO的存儲資源沒有使用，造成硬件資源的浪費。

針對這一現狀，本文提出一種讀寫深度可配置的FIFO設計。通過對寄存器的配置，來設定產生有效FIFO讀寫控制信號時FIFO的深度。在提高硬件資源利用率的同時，還可以通過寄存器的配置，使設計滿足于不同的具體應用。

1 異步FIFO的工作原理簡述

通用異步FIFO的原理結構圖如圖1所示。由圖中可以看出，異步FIFO由4部分組成：存儲器模塊、寫地址邏輯模塊、讀地址邏輯模塊、同步模塊。其中，寫地址邏輯模塊和讀地址邏輯模塊是兩個相互獨立的時鐘域模塊。

圖1 通用異步FIFO原理結構圖

FIFO的空／滿狀態的判斷是FIFO設計中的一個關鍵部分，主要通過對讀／寫地址的比較來實現。鑒于讀／寫地址的控制邏輯分別工作在各自的時鐘域下，進行比較時，通常將二進制碼的地址轉換為格雷碼的編碼方式，傳輸到異步時鐘域再進行比較，以使亞穩態的產生處于可以接受的范圍之內。對于FIFO的讀寫，當FIFO的滿狀態信號有效時，禁止寫操作；當FIFO的空狀態有效時，禁止讀操作。

2 深度可配置的異步FIFO設計

圖2 深度可配置異步FIFO的接口框圖

本文所提出的深度可配置異步FIFO的設計，在通用異步FIFO的基礎上，增加半空／半滿狀態標志的產生，同時通過寄存器的配置，可動態調整所增加狀態標志的產生條件，從而實現應用中的深度可配置。其接口框圖如圖2所示。

各接口的說明為：wdata為寫入數據，rdata為讀出數據；wrst＿n為寫時鐘復位信號，rrst＿n為讀時鐘復位信號；wr＿en為寫使能信號，rd＿en為讀使能信號；wclk為寫時鐘，rclk為讀時鐘；full為輸出滿狀態信號，empty為輸出空狀態信號；hempty為半空信號，hfull為半滿信號；具體半空半滿信號的產生可由rd＿depth＿reg與 wr＿depth＿reg控制。

在采用此FIFO的設計中，full與empty信號分別用于控制寫操作與讀操作。當full有效時，禁止寫操作。同樣，當empty有效時，禁止讀操作，從而避免寫覆蓋與讀空的發生。但是在數據路徑中，為了防止讀數據流的間斷，在半空狀態時就會開始寫操作；在半滿狀態時就開始讀操作，防止寫滿后禁止寫操作再進行讀取造成數據的丟失。

在FIFO的邏輯設計中，空／滿及半空／半滿狀態標志的產生都是由讀／寫地址的指針來判斷的。對于空狀態主要有兩種情況：復位時讀／寫指針相等或者讀指針趕上寫指針狀態。但是，若寫指針循環一次趕上讀指針時，此時讀／寫指針相等應該為滿狀態。所以，單獨的從讀／寫指針是否相等不能判斷是空狀態還是滿狀態。

一種區分空和滿狀態的設計方法是，對兩個指針各增加一個冗余位。當寫指針增加到最后的FIFO地址時，寫指針將增加沒有用到的最高位，同時復位其他位，FIFO的空滿條件如圖3所示（FIFO轉過一圈，并置位最高位）。讀指針也是同樣的情況。如果兩個指針的最高位是不同的，則意味著寫指針比讀指針多轉了一圈。如果兩個指針的最高位是相同的，則意味著兩個指針轉過了同樣的圈數。n位的指針中，用n－1位來指向整個FIFO的內存緩沖區。當兩個指針包括最高位在內的所有位都相等時，FIFO為空。當兩個指針除了最高位外，其他位都相等時，FIFO為滿。

圖3 FIFO的空滿條件

半空／半滿狀態信號的產生與空／滿狀態類似，根據對讀寫指針除去冗余位差值的比較，來判斷半空半滿狀態。當冗余位相同時，半滿信號為寫指針減去讀指針大于FIFO物理深度的一半，半空信號則為差值小于FIFO物理深度的一半。當冗余位不同時，半滿信號為讀指針減去寫指針小于FIFO物理深度一半，半空信號為差值大于FIFO物理深度的一半。

在部分實際應用中，若嚴格按照半空／半滿條件，雖然保證了數據的不丟失，但數據突發傳輸的深度僅為FIFO物理深度的一半，從而造成了對硬件邏輯資源的浪費。因此，對于半空／半滿狀態標志的判斷，臨界值采用寄存器配置的方式保證數據的不丟失，同時又盡可能地利用現有FIFO的存儲資源，提高數據吞吐率。

結 語

本文對異步FIFO的工作原理進行了簡單介紹，同時提出了一種深度可配置的異步FIFO的設計方法。這種深度可配置的異步FIFO的設計方法，對于含有DMA外設的電路及在高速數據傳輸系統中，可進行高效可靠的數據讀取操作，同時可提高硬件資源的利用率。

[1] Clifford E Cummings，Sunburst Design Inc.Synthesis and Scripting Techniques for Asynchronous Design[EB／OL].[2012－08].http：／／www.deepchip.com／downloads／cliffsnug01.pdf.

[2] Clifford E Cummings，Sunburst Design Inc.Simulation and Synthesis Techniques for Asynchronous FIFO Design with Asynchronous Pointer Comparisons[EB／OL].[2012－08].http：／／www. sunburst－design. com／papers／CummingsSNUG2002SJ＿FIFO2.pdf.

[3] Clifford E Cummings，Sunburst Design Inc.Simulation and Synthesis Techniques for Asynchronous FIFO Design[EB／OL].[2012－08].http：／／www.csee.umbc.edu／～tinoosh／cmpe415／tutorials／FIFO.pdf.

[4] 周敏.高速異步FIFO的設計和實現[J].計算機工程與科學，2009（2）.

[5] 王英力，莊奕琪.一種新型異步FIFO的設計[J].電子設計應用，2007（9）.