基于幀頭信息的載波同步設計及FPGA實現

韋照川，謝 棟，蔡成林

（桂林電子科技大學信息與通信學院，廣西桂林 541004）

基于幀頭信息的載波同步設計及FPGA實現

韋照川，謝 棟，蔡成林

（桂林電子科技大學信息與通信學院，廣西桂林 541004）

論述了一種基于幀頭信息的載波同步設計及FPGA實現方法。首先介紹了頻偏相偏估計原理，然后分別介紹了FPGA設計的系統框圖和子模塊的原理，最后進行了Modelsim仿真和SignalTap的板級測試驗證。

幀頭信息;頻偏估計;相偏估計;載波同步;FPGA

現代數字通信中，像QPSK，QAM這樣的正交調制應用廣泛。正交調制是把數據信息映射到I、Q兩路，同時要插入幀頭作為幀同步信號。普通的幀頭信號和某些特定格式的幀頭信號，不僅可以作為幀同步判斷，還可以用來做頻偏和相偏估計。這種方法已經在OFDM上得到了廣泛應用，其中頻偏是基于自相關函數的估計算法［1～3］，相偏是基于數據幅度衰減的估計算法。

1 頻偏相偏估計原理

1.1 頻偏估計原理

假設由I，Q兩路發送的幀頭序列為

由于在傳輸過程中存在初始相位和固定的頻偏，所以接收端接收到的信號為

在間隔為Dist所接收到的信號為

式中:φ是載波相位差，Δf為載波的頻偏，Ts為基帶碼元速率。這里Dist的大小決定了頻偏估計的范圍和精確度，和幀頭格式有直接關系［4］。如果幀頭信號采用了通常的非重復隨機序列，那么可以用相鄰兩幀的幀頭來計算頻偏，這時候Dist的數值就等于一幀數據的長度。如果幀頭信號采用連續兩個相同的隨機序列，那么Dist就等于一個隨機序列的長度，本文中的頻偏和相偏估計設計就是基于后面這種假設。

由式（2）、式（3）可得

式中:*表示取共軛。因此，

式中:arg［·］表示取復數的輻角。

1.2 相偏估計原理

相偏估計是在頻偏估計并且糾正的基礎上，根據I，Q兩路的幅度衰減計算出來的。

由式（2）可知，當頻偏Δf的值為0時候，接收到的序列如式（6）

假設式（6）中的復數序列pni=ai+jbi，ejφ=cosφ+jsinφ，那么可以得到

式中:i=1∶N，大括號里面分別表示接收端序列的實部和虛部，也就是I，Q兩路的數據。因為已知發送端幀頭序列pni中為設置ai=bi=1，那么由式（7）可以得到相差角度為

2 FPGA硬件模塊設計

系統采用QPSK調制方式，基帶數據率設置為50 bit/s。幀頭采用連續2個相同的7位數據，總長度為14，每幀數據長度共300個。頻偏和相偏聯合的FPGA實現框圖如圖1所示。

圖1 FPGA硬件框圖

圖1的載波同步模塊分為數據緩存、幀頭判斷、頻偏估計、相偏估計、控制字轉換、糾正控制6個部分。數據在模塊內部的處理流程是:當到達檢測模塊輸出的有效數據到達時，即daoda_I與daoda_Q，首先被送入數據緩存模塊，數據緩存模塊的作用是先將數據緩存起來，接著把緩存的數據送入幀頭確認模塊進行確認，若幀頭確認正確，則產生一個使能信號激活頻偏估計模塊，同時輸出延遲后數據;若幀頭確認錯誤，則不進行頻偏計算，直接輸出。通過頻偏估計模塊進行計算的數據，接著被送入控制字轉換模塊轉換成控制NCO的頻率控制字。幀頭確認模塊輸出的數據Delay_I與Delay_Q是將延遲的數據輸出提供給相位估計糾正模塊。

2.1 數據緩存模塊

數據緩存模塊為整個載波同步模塊的第一個子模塊，主要完成輸入數據的緩存，并送入后續單元。假設數據幀頭長度是14，緩存的數據長度取15個，即幀頭的長度加1，若保存的太多則會消耗FPGA比較多的資源。它的一個作用是便于幀頭確認模塊直接判斷幀頭，另一個作用則是為了減少乘法器的消耗，因為頻偏計算模塊計算頻偏的時候并不是一個時鐘周期計算完成，而是通過移位相乘累加，通過多個時鐘來計算，采用流水線的思想，這樣節省了乘法器的消耗。移位寄存器的結構圖如圖2所示。

2.2 幀頭判斷模塊

圖2 移位寄存器的結構圖

幀頭判斷模塊主要負責判斷到達檢測輸出的幀頭是否正確，若檢測到幀頭到達，則產生幀使能信號，來激活頻偏計算模塊和相偏計算模塊，并且頻偏和相偏的糾正有一定的順序，如果在沒有糾正頻偏的基礎上糾正相偏，那頻率的偏差會疊加到相位的偏差上，所以幀頭確認模塊還產生一個糾正控制信號，來決定頻偏和相偏的糾正順序和次數。若沒有檢測到則不產生使能信號，即不進行計算，以防止利用錯誤的幀頭計算出錯誤的頻偏反饋回系統從而影響系統的正常工作。若找到幀頭，則拉高幀標志位Flag，并且驅動頻偏估計模塊開始工作。

2.3 頻偏估計模塊

頻偏估計模塊主要負責利用數據緩存模塊輸出的幀頭數據，運用公式進行相關計算求出載波頻率的偏差。

由于接收到的是復數序列A={α1，α2，…，αN}，B={β1，β2，…，βN}，則A和B的互相關定義為

依據式（9）對頻率偏差進行估算。硬件實現上包括延遲相關、相關累加和偏差估算3個部分，如圖3所示。

圖3 頻偏估計模塊

2.3.1 延遲相關模塊

當用于頻率偏差估算的幀頭到達，并且幀頭使能信號拉高時，為了便于計算前后2個對應取樣的相關值，在數據緩存中使用移位寄存器。幀頭信號判斷到達后，幀頭的第1位與第8位已經移到了移位寄存器的第8級與第15級，所以只需計算第8級與第15級相乘便可得到計算相關值的4個部分。

2.3.2 相關累加模塊

由于計算相關值運算的時候是復數運算，所以式（9）相關值的4個部分需要累加起來，累加的個數是2個重復序列的個數。下面代碼實現了式（9）的相關累加

2.3.3 偏差估算模塊

偏差估算主要負責在得到相關累加值后，從中提取相位信息，如圖4所示。

圖4 偏差估算模塊

其中:

由以上可以看出，頻率偏差的估算的關鍵是從相關累加值中提取相位信息，即Tan-1的運算。采用近似算法實現此功能。Tan-1的運算采用下面的近似公式［5］

采用這種方法的主要原因是避免了查找表的精度不高的問題。

2.4 相偏估計模塊

相偏估計的主要作用是完成頻差糾正后對相差的估計。相偏估計包括相關計算、求反正切、累加平均三個部分，如圖5所示。

圖5 相偏估計模塊

2.4.1 相關計算模塊

由于對相位偏差的計算只需要1組數據便可計算出相位，所以這里不需要緩存，只需要直接計算數據的相關值。相關計算的輸入為幀頭確認模塊的輸出Delay_I和Delay_Q，如下面代碼所示:

2.4.2 Tan-1模塊

2.4.3 累加平均模塊

為了彌補之前角度的一些偏差，所以后面進行累加求平均來彌補。這里選用累加的個數為8，這樣在求平均的時候只需要左移3位，便可以實現除以8的功能，而不需要調用除法器的IP核。

2.5 控制字轉換模塊

控制字轉換模塊的主要功能是將頻偏估計和相偏估計模塊算出來的頻偏和相偏轉換成控制NCO的頻率控制字和相位控制字。

頻率控制字換算公式為

相位控制字的位數為12位，因此對應將360°分成212=4 096份，得到相位控制字的換算公式為

其中，fclk是系統工作時鐘，Fcon位頻率控制字，N為相位累加器的比特數。算出了Δf后，將Δf代入公式得到

2.6 糾正控制模塊

糾正控制模塊主要完成對頻率控制字和相位控制字的糾正，從控制字轉換模塊出來的頻率控制字和相位控制字并不能直接使用，要疊加到初始的頻率控制字和相位控制字上，并且頻率和相位的糾正有一定的順序，必須先糾正頻率再糾正相位，因為頻率的偏移會以相位的形式表現出來。糾正控制模塊就是完成頻偏和相偏的糾正及糾正的順序和次數的控制。

糾正的順序和次數采用計數的方法，計數器采用2個，一個是幀內數據的計數，另一個是糾正的次數。當幀確認模塊被確認后，會輸出一個糾正信號，并且這個信號的輸出是在頻偏和相偏算完的情況下，在第一幀的情況下，幀內數據計數器記到一個值時，便產生一個糾正信號，使糾正計數器加1時，開始進行頻偏的糾正，當頻偏糾正后，下一幀便進行相偏的糾正，這樣實現頻偏、相偏交替糾正。

3 仿真測試

3.1 Modelsim仿真

預先設置某個頻偏，用Modelsim仿真得到圖6。從圖中可以看出，頻偏引起的數據幅度調制基本得到了糾正。

圖6 頻偏糾正前后對比波形（截圖）

頻偏糾正的基礎上，相偏導致的是數據等幅度的衰減，圖7給出了詳細的相偏仿真過程數據圖，從圖中數據可以看出計算過程與預期一致，相偏也基本得到了糾正。

圖7 相偏糾正的時序仿真圖（截圖）

3.2 Signaltap測試

將數據送入載波同步模塊后，首先按照公式進行相關計算，得到相關值的實部和虛部。通過求反正切和換算轉化為要糾正的頻率的控制字data_pinpian，在flag_jiuzhen控制信號的作用下對頻率控制字fcon進行糾正，設置發射機載波的頻率控制字為298251617，設置接收機載波的頻率控制字為298400747，對應收發兩端頻差是500 Hz。接收機糾正后頻率控制字為298251922，與發射端的對比，頻率控制字偏差值為305，換算成頻率后誤差為約0.25 Hz。頻偏基本糾正后，通過計算delay_I與delay_Q相關值來計算相偏。首先將進來的數據通過相關計算算出相關值delta，通過查找表的方式算出角度theta，接著將角度換算成相位控制字，最后累加8個求出平均值，在flag_jiuzhen有效時將phase_right進行糾正。從圖8可以看到，頻率差基本得到了糾正，相位差穩定在一個很小的范圍內。

圖8 頻偏和相偏糾正Signaltap測試圖（截圖）

4 結束語

由上述可以看出，這種頻偏和相偏聯合糾正的方法，載波同步速度很快，不會鎖定在模糊相位上，而且可以適用于各種正交調制方式，適用于不同的數據率，應用范圍很廣，相比傳統的數字式鎖相跟蹤環路的載波同步方法有特定的優勢。

:

［1］廖騰達，謝顯中，鄭平蓮.基于循環前綴的LTE系統多普勒頻偏估計算法［J］.電視技術，2010，34（1）:56-58.

［2］李新花，曹葉文.一種改進的適用于分組傳輸的OFDM頻偏估計方法［J］.電路與系統學報，2011（5）:1-7.

［3］許奧林，王軍，彭克武，等.TDS-OFDM系統兩種載波頻偏估計算法及對比［J］.電視技術，2007，31（12）:8-10.

［4］王成，吳瑛，韓廣.基于自相關函數的前向載波頻偏估計算法［J］.計算機工程與設計，2010，31（17）:3790-3792.

［5］李永波.基于軟件無線電的OFDM同步系統的研究與實現［D］.重慶:重慶大學，2004.

［6］劉禮剛，曾延安，常大定.基于FPGA的反正切函數的優化算法［J］.微計算機信息，2007（17）:203-205.

Design of Carrier Synchronization by Using Frame Header Imformation Based on FPGA

WEI Zhaochuan，XIE Dong，CAI Chenglin

（Department of Communication and Information System，Guilin University of Electronic Technology，Guangxi Guilin 541004，China）

A design of carrier synchronization by using frame header imformation is expounded based on FPGA.First，the theory of the frequency offset estimation and phase offset estimation are described in this paper，then the design of system block diagram and submodule theory are presented based on FPGA.Finally，it is verified by Modelsim simulation and SignalTap of board-level testing.

frame header imformation;frequency offset estimation;phase offset estimation;carrier synchronization;FPGA

TN919.8

A

【本文獻信息】韋照川，謝棟，蔡成林.基于幀頭信息的載波同步設計及FPGA實現［J］.電視技術，2013，37（3）.

國家自然科學基金項目（61162007）;廣西區自然基金重點項目（2012GXNSFDA053027）

韋照川（1973— ），碩士，高級實驗師，主研數字通信，信號處理;

謝 棟（1986— ），碩士研究生，主研數字通信;

蔡成林（1969— ），博士，教授，主研衛星導航定位，衛星通信。

責任編輯:魏雨博

2012－08－25