Gbit收發器的特點及PCB制板建議

潘一飛，周 昊

（1.南京理工大學，南京，210094；2.南京陸軍指揮學院，南京，210045)

0 引言

在計算機領域及其工業應用中，輸入輸出一直是非常重要的組成部分。但是，隨著數字信號處理的信號越來越復雜，速度越來越高，可靠的板間數字通信也變得越來越困難了。如果還使用早期的并行總線系統，就會出現輸入輸出端口不夠，端口間難以對齊等問題。而Gbit收發器以較大的數據流量，較少的輸入輸出端口數量，較小的電磁干擾和較低的價格成為當今解決高速大容量數據傳輸的一個重要方式。

1 Gbit收發器的特點

1.1 高速數據流

一些較大容量的可編程邏輯器件擁有20個以上的Gbit收發器，每個收發器帶寬按10Gb/s來計算，總帶寬可以達到200Gb/s。雖然這只是一個特例，但也可以看到Gbit收發器能夠給我們帶來的較大的帶寬，可以用在高速大容量數據的傳輸上，比如高清的視頻和音頻等等。

1.2 端口數量少

當我們需要從一個器件上輸入或輸出高速的大容量數據的時候，往往首先會遇到輸入輸出端口數量不夠的問題，而Gbit收發器能夠用較少的端口給我們帶來很大的帶寬，下面是高清視頻混合器應用中，使用并行數據流和使用Gbit收發器設計的串行數據流所用輸入輸出端口的比較：

?

可見Gbit收發器能夠在很大程度上為我們解決端口數量的問題。

1.3 同步開關輸出影響小

在使用并行總線系統的時候，我們一般都會使用同步開關輸出，然而，很多開關的同時跳變往往會引起地面反射而引入大量噪聲。為了防止噪聲需我們往往會使用差分信號對，而這樣又會使得輸入輸出端口加倍。

這種情況下可以考慮Gbit收發器，它是差分信號，端口又比較少，是很好的選擇。

1.4 電磁干擾小

高速的串行鏈路往往要比并行總線鏈路輻射少，因為Gbit收發器的運行對信號完整性的要求特別高，就如一位專家所說：“電磁干擾的問題往往是信號完整性的問題。

1.5 價格低廉

用Gbit收發器的系統往往要比用并行總線的系統花費少一些，因為它的封裝小，本身價格比較便宜。

對設計者來說，端口變少了，板子也容易設計。比如在一個視頻混頻應用中，并行總線系統需要比高速串行系統使用更多的集成電路，這樣會使得整個板子的費用成倍增加。

2 印刷電路板設計

即使是有一個經驗的印刷電路板設計者，對Gbit收發器的PCB設計也會十分小心和慎重。因為Gbit收發器速度非常高，對PCB布線有很高的要求，比如差分路徑必須相匹配、PCB層數對阻抗的影響必須考慮、功率分布必須仔細嚴格地分析等，設計者往往要作數以萬計的決策和平衡。為了幫助大家更好地進行Gbit收發器的PCB設計，下面提出幾點建議：

2.1 材料選擇

絕緣材料FR-4是當今PCB制版的主要材料，一些低損的替代品也是現成的。基本的原則是當傳輸的總長度小于50厘米，速度在3.125Gb/s以下的時候，FR-4可以滿足要求。但是如果我們傳輸的路徑比較長或者速度比較快的話，建議用高速材料（比如ROGERS 3450等）。

2.2 板材厚度

選定材料后就要進行板層的設計了，不同的PCB板層數就有不同的板層設計，但是我們必須牢記一點：Gbit收發器的走線層必須用相鄰的電源層和地層包起來，防止外部電路和Gbit收發器走線電路相互影響，使得信號質量變差。

2.3 電源層和地層的設計

Gbit收發器中的這些模擬電壓比較特殊，脈沖的寬度都是ps級別，因此要為每個模擬電源提供一個單獨的平面；參考平面的話，要用隔離和過濾地平面；當信號領域沒有達到千兆級的速度的時候，建議盡量不用數字電源平面。

2.4 過孔

Gbit差分路徑盡量不要a跨層，如果確實需要層過度的話，我們必須格外小心。首先，我們必須把兩個參考平面相連接以提供一個完整的返回路徑，最好兩個參考平面都是地平面，這樣的話，返回路徑就可以通過連接到最近的過孔來實現，既縮短了路徑，也提高了可靠性。

如果參考平面不同（一個是地，一個是電源），那么在靠近傳輸過孔的地方，要放置一個0.01uF的電容，把不同參考平面的影響消除掉。

考慮高速信號從里層走到頂層的情況，這種情況下信號也會沿著過孔走到底層的焊盤，這對高速信號是有影響的。在這種情況下我們就需要使用背鉆技術。如下圖所示，在電鍍以后，焊盤帶來的影響就能夠消除。

2.5 差分對之間的間隔

差分對與差分對之間不能緊緊地挨在一起，必須留有比較大的空間，最基本的原則是差分對與差分對之間的間隔至少是同一差分對正負信號線間隔的五倍。

2.6 地隔差分對

如果不適用差分對間隔法的話，另一項技術就是地隔差分對法，就是在差分對與差分對之間用與差分對平行的地線相隔開，這樣的屏蔽效果會更好，如下圖所示。

圖1 背鉆技術示意圖

圖2 地隔差分對示意圖

2.7 差分信號對

要想差分對運轉的時候能夠緊密耦合和高度匹配，差分路徑長度是至關重要的。如果使用材料FR-4，差分路徑差1/4厘米就能導致差分正負信號間差18ps，對Gbit信號來說，這已經能夠影響到信號的完整性了。別以為1/4厘米聽起來挺多的，如果你使用常規的布線方式從一個BGA（球柵陣列分裝）到另一個BGA，差分對之間很容易就會有一個厘米左右的誤差。所以建議大家一定要使用自動路徑匹配PCB軟件。總之，差分對之間的路徑差一定要控制在1/8厘米以內。

2.8 差分布線的寬度和間隔

差分布線的寬度和間隔在PCB板的每一層都應該計算，當然制板廠家會給一些幫助和建議，但我們一定要做到心中有數，確保他們用的是比較專業的解決方案，再去根據他們的方案進行調整。一些制板規則甚至明確表示，這些參數的計算不應該讓PCB制板廠家來計算。千萬不要隨便選一個差不多的PCB布線模型然后讓生產廠家通過過蝕刻或者欠蝕刻來調整阻抗，這樣做往往會帶來很大的問題和隱患。最好是我們自己有專業的解決方案或擁有豐富經驗的設計者。

[1]李大友.微型計算機接口技術[M]. 清華大學出版社,1998

[2]毛二可,龍騰.高速實時數字信號處理技術探析[J].電子產品世界,1998

[3]Lattice SemiConductor Corporation.Programming and Logic Analysis Tutorial..2005

[4]王幸之.單片機應用系統電磁干擾與抗干擾技術[M].北京航空航天大學出版社, 2006

[5]崔文進,高輝.可編程邏輯器件(PLD)在電路設計中的應用[J]. 電工技術. 2001(10)

[6]王建.基于SIP的視頻會議系統的設計與實現[D].北京交通大學 2009

[7]張桂華.電磁干擾及抑制與防護[J].淮北職業技術學院學報. 2006(03)