模擬集成電路頻率特性測試方法研究

薛 冰，馮長江，趙月飛

（1.軍械工程學院 電工電子實驗中心，河北 石家莊 050003；2.軍械工程學院 導航與控制系統教室，河北 石家莊 050003）

測試是電子電路性能檢測，故障診斷、定位最為有效、最為可靠的手段［1］。隨著集成電路表面封裝技術的不斷發展，傳統的測試技術越來越顯得捉襟見肘，在模擬集成電路測試上尤為突出［2－3］。因此，集成電路的內建自測試就成為了研究的重點。實現內建自測試所要解決的問題，一是測試手段的數字化，二是最大限度降低占用模擬集成電路資源的比重。相比較而言，后者更為棘手，因為對模擬信號的測試，必然伴隨著復雜的測試系統［4－5］。因此，尋找既能測試模擬集成電路的重要性能參數，又能花費少量的資源就能實現測試方法的數字化就成為了一項重要的研究課題［6］。

本文提出了一種利用脈沖信號作為激勵信號、對模擬集成電路頻率特性進行測試的方法。希望利用脈沖信號最為接近數字信號的特點，為實現用少量資源實現模擬集成電路自測試作技術上的準備。

1 理論基礎

1.1 脈沖信號的特點

理想的脈沖信號包括無窮多頻率成分，是各種頻率的正弦波和余弦波的疊加［7］。周期矩形脈沖f（t）可以分解為

式中，a0是直流成分，第2項稱為基波，其頻率與原周期函數f（t）相同，其他各項統稱為高次諧波，an是n次諧波分量的幅度，A為脈沖幅度，tp為脈沖寬度，T為脈沖周期。

頻譜分析表明，方波脈沖的前后沿變化速度快，集中了信號的高次諧波成分；頂部和底部變化速度慢，集中了信號的低次諧波成分。因此，可以得出這樣的結論：脈沖信號前沿的陡峭程度能夠直接反映其高頻分量的豐富與否。

1.2 脈沖測試技術

放大器中含有容性元件，脈沖信號在通過放大器時會因為高頻分量的丟失而產生波形變化。根據上述的結論，這種變化主要體現在響應信號的上升沿波形上。脈沖信號測試模擬集成電路頻率特性的原理就是讓測試信號經過被測電路（CUT），通過觀察響應信號波形的變化實現對CUT的測試。

一個實際的線性集成電路，總可等效為一個理想網絡和一個RC電路串聯［8－9］，如圖1（a）所示。在其輸入端加一個高電平、幅值為Um的階躍信號Ui（t），在輸入信號突跳時，輸出信號Uo（t）是不能突跳的，而是以指數規律上升至穩定值［10］。建立時間tr正是描述該電壓上升快慢的一個指標。tr定義為：Uo（t）從0.1Um上升到0.9Um所需要的時間。線性集成電路瞬態特性如圖1（b）所示，圖中tr＝t2－t1。

圖1 網絡等效圖及瞬態特性

RC電路過渡過程：

式中τ為時間常數，τ＝RC。

腦動靜脈畸形是一種先天性局部腦血管變異[1]，病變部位腦動脈和腦靜脈之間缺乏毛細血管，致使動脈和靜脈直接相通，形成動靜脈之間的短路，引起一系列腦血流動力學的紊亂。臨床上常表現為反復的顱內出血、部分性或全身性癲癇發作、短暫性腦缺血發作、進行性神經功能障礙等[2]。一般認為，腦動靜脈畸形是胚胎期血管生成調控機制發生障礙所致[3]。除先天性因素外，后天性特殊情況引發的病理性腦血管生成也可能成為腦動靜脈畸形的病因，如鏈球菌感染、轉移癌伴發等[4]。動靜脈畸形全切術是治療腦動靜脈畸形的首選方案，但存在一定風險。本研究旨在探討單一頸內靜脈入路血管內根治性栓塞法治療腦動靜脈畸形的臨床療效。現報道如下。

因此，Uo（t）的變化規律為

解得t1＝0.1τ，t2＝2.3τ，則：

可見，建立時間tr從時域表征了電路對快速信號的反應能力，時間常數τ越大，建立時間tr越長，電路對快速信號的反應速度也越慢。

上限截止頻率fH則從頻域角度描述電路的性能，其定義為高頻區放大倍數下降為中頻區的0.707倍時所對應的頻率［11］。頻譜分析表明，矩形脈沖的前后沿變化速度快，集中了信號的高頻成分，將脈沖信號加至放大電路輸入端，可得到近似為梯形波的輸出信號，這說明信號在傳輸過程中丟失了一部分高頻信息，因此模擬電路的高頻等效電路可以看作是一個簡單的一階低通電路，其穩態響應為

定義乘積fH·tr為電路的轉換系數，當一個電路設計成型后其轉換系數是一常數［12］。若已知集成運放的建立時間，則可以通過式（9）求得該集成運放的上限頻率fH，又由于上限頻率fH遠遠大于下限頻率fL，因此可以近似認為上限頻率fH即為被測集成運放的帶寬BW，即

根據系統通頻帶與建立時間的這一重要關系，可發揮脈沖信號頻率特性的優勢，將其應用于模擬電路頻率特性測量之中。

2 上升時間的測試方法

2.1 定義測試法

脈沖信號經放大電路后輸出波形如圖2所示，由于電路中存在容性元件，輸出電壓會出現圓臂現象。其中第1階段為電路儲能過程，第2階段為電路釋能過程。

圖2 脈沖信號經放大電路后的輸出波形

定義測試法，即直接測量輸出信號從0.1Um上升到0.9Um所需要的時間為上升時間，即為建立時間。此方法原理簡單，易于實現，但是將其直接應用于內建自測試，仍存在一定的問題。在數字化測試中，時間的測量一般是利用電壓比較器將其轉化為脈沖門，然后通過脈沖計數測試脈沖門寬度的方式來實現。當集成運放的截止頻率較高時，脈沖信號前沿較陡峭，這時采用定義法測試，不但對計數時鐘的要求增高，其測量誤差也會加大。考慮到這個問題，本文提出了脈寬測試法以解決以上的不足。

2.2 脈寬測試法

如圖2所示，脈沖底部寬度tp0.1定義為脈沖前沿0.1Um到后沿0.1Um兩點之間的時間間隔，即tp0.1＝t3－t1。

將式（3）作相應變化，可求出從初值x（0＋）變化到某一中間值x（tk）時所需的時間tk：

若將模擬集成電路等效為圖1中的電路模型，其儲能與釋能過程中時間常數τ不變，因此由式（11）可以求得建立時間tr及底部寬度tp0.1分別為：

由式（12）和（13）可得

其中脈沖寬度tp為已知量，因此，測得脈沖底部寬度tp0.1即可求得建立時間tr。相比定義測試法，脈寬測試法能夠延長被測時間，可降低對計數脈沖頻率的要求；同時僅需設定一個電壓比較閾值0.1Um，進而降低了數字化測試過程中輔助電路的資源占用率，減少了硬件開銷，提高了測試的可行性。

3 實例分析

3.1 運算放大器的應用

仿真實驗基于Multisim11.0軟件，采用電壓放大電路作為目標電路，如圖3所示，其中各元件標稱值如圖中標注。在目標電路正常工作時，分別采用點頻法、掃頻法和脈沖測試3種方法測量其上限截止頻率fH。

采用點頻法測量時，輸入端輸入頻率為1kHz、幅值為50mV的正弦波信號，中頻段電路輸出響應理論幅值為1000mV。保持輸入信號幅度不變，增大頻率，當輸出響應幅值降為707mV，即Uom時，記錄輸入信號頻率，即為目標電路的上限截止頻率。點頻法測試結果如圖4所示，fH≈47kHz。

掃頻法測量時，放大電路的幅頻特性如圖5所示，其中游標1處是中頻段一點，游標2處是上限頻率點，fH＝46.9520kHz≈47kHz。

圖3 實驗電路

圖4 放大電路點頻法實驗結果

圖5 放大電路掃頻法實驗結果

采用脈沖測試法，通過脈沖的建立時間tr求解上限截止頻率時，選擇幅值為60mV的方波信號作為輸入，分別用定義測試法和脈寬測試法進行實驗，結果如圖6所示。測試過程選取同幅度、不同頻率的方波作為輸入信號，隨輸入信號頻率的變化，測試結果略有不同，如果以掃頻法實驗結論fH＝47kHz作為標準值，則2種方法的測試誤差如圖7所示。

圖7中實線和虛線分別代表了隨輸入方波頻率變化，采用定義測試法和脈寬測試法測試結果的誤差。從圖中可以看出，定義法測試結果隨輸入信號頻率改變變化較小，但誤差相對較大；脈寬測試法，隨著輸入信號頻率的變化，測試結果波動較大，但選擇合適的輸入頻率可以減小測試誤差，提高測試準確度。

圖6 脈沖測試仿真實驗

圖7 脈沖測試法測量誤差

3.2 單片集成濾波器的應用

為了進一步驗證本方案的可行性，選用8階低通濾波器——模擬集成芯片MAX292搭建實際電路進行測試，如圖8所示。各元件標稱值如圖中標注所示，其品質因數Q＝0.707，截止頻率fc＝4kHz。輸入信號由Tek AFG3101函數信號發生器產生，輸出信號由Tek APO4054B示波器顯示。

圖8 低通濾波電路

首先采用點頻法測試低通電路的截止頻率。選用幅值為1V的正弦波作為輸入信號，由SM1030數字交流毫伏表記錄輸出電壓幅度，結果如表1所示，測得截止頻率fc＝4.07kHz。

表1 點頻法實測結果

然后以幅度為2V，頻率分別為1kHz和2kHz的方波信號作為激勵，采用本文提出的方法進行測試，結果見表2。

表2 測試結果比較

可見，本文提出的利用建立時間測試上限截止頻率的方法可行、有效。另外，選擇合適頻率的方波信號作為輸入時，脈寬測試法能夠得到更加準確的測試結果，與仿真實驗得到的結論一致。

4 結束語

本文在深入分析模擬集成電路頻率特性與響應信號建立時間內在關系的基礎上，給出了一種以脈沖信號作為激勵源測試模擬集成電路頻率特性的方法。該方法利用最為接近于數字信號的脈沖信號作為激勵，將上限頻率轉化為時間進行測試，能夠降低測試電路的資源占用率，提高了數字化測試的可行性。應當指出，脈沖激勵信號頻率對測試結果的準確性有一定影響，如何選取恰當的輸入頻率的相關研究正在進行中。

實驗中還發現，脈沖信號包涵有豐富的信息，通過對輸入輸出信號的頻譜分析可以得到被測電路的一些特征參數。例如，采用幅度為1V，頻率為1kHz的方波作為輸入測試時，采用hanning窗對輸入、輸出信號作FFT，基波幅度分別為Gi＝－0.671dB，Go＝－1.07dB，可求得電路增益為0.96，與實測結果基本一致。因此，如何利用脈沖信號的時域、頻域性質實現模擬集成電路的內建自測試是一個值得深入探討的課題。

（References）

［1］Nguyen T，Rezvani N.Printed Circuit Board Assembly Test Process and Design for Testability［C］／／International Symposium on Quality Electronic Design.2008：594－599.

［2］李曉峰，馮長江.放大器通頻帶自測試系統的設計與實現［J］.國外電子測量技術，2011（3）：50－53.

［3］高成，張棟，王香芬.最新集成電路測試技術［M］.北京：國防工業出版社，2009：71－72.

［4］GB／T3442－86半導體集成電路運算（電壓）放大器測試方法的基本原理［S／OL］.（1986－08－28）［2012－11－25］.www.bzfxw.com.

［5］王廣武.運算放大器和電壓比較器測試技術的實踐應用［J］.半導體技術，2006，31（4）：280－283.

［6］Dariusz Zaleski，Bogdan Bartosinski.New Applications of Shape Designed Complementary Signals For Testing of Analog Sections In Electronic Embedded Systems［C］／／Proceedings of 12th IMEKO TC1 ＆ TC7Joint Symposium on Man Science ＆ Measurement，2008：313－320.

［7］孫國霞，郭予瑾，高駿，等.信號與線性系統分析［M］.山東：山東大學出版社，2007：50－55.

［8］許樹玲.一階RC電路時間常數測量的難點及解決方案［J］.大學物理實驗，2011，23（5）：20－21.

［9］呂偉鋒.RC和RL微分實驗電路誤差的時間分析法［J］.實驗技術與管理，2010，27（12）：48－50.

［10］王奕博，岳瑞華，陳連華.非理想階躍信號性質研究［J］.兵工學報，2011（5）：108－110.

［11］蔣煥文，孫續.電子測量［M］.北京：中國計量出版社，2008：15－51.

［12］Feng Changjiang，Li Xiaofeng.Application of Rectangular Pulse in Measurement of Analog Circuit’s Bandwidth［C］／／The First International Conference on Instrumentation ＆ Measurement，Computer，Communication and Control，2011.