基于FPGA的IRIG-B DC碼解碼器的設計

張 艷

(西安電子工程研究所 西安 710100)

1 引言

為保證靶場試驗中各參試設備協同工作，由靶場時統站提供標準時間基準和標準頻率基準，各設備接收此信號后與其測量數據結合，達到測量數據的時間同步。靶場間儀器組(inter range instrumentation group，IRIG)碼是美國靶場司令委員會制定的一種時間標準，共有4種并行二進制時間碼格式和6種串行二進制時間碼格式。串行時間碼傳輸距離較遠，共有六種格式:A，B，D，E，G，H，它們的主要差別是時間碼的幀速率不同和所表示的時間信息不同。為了向國際標準靠攏，建議采用IRIG-B碼用于靶場的時間同步。B碼的幀速率為每秒一幀，經譯碼后可獲得脈沖信號和BCD編碼的時間信息及控制信息。同時，B碼在實際傳輸中采用了兩種碼型:AC碼 (交流碼)和 DC碼(直流碼)。DC碼中每個碼元為脈沖信號，可以實現較高精度(微秒量級)的時間同步，但由于脈沖信號的頻譜豐富，窄帶信道無法傳輸，而只適用于近距離的用戶，對遠距離時統設備而且只有窄帶信道的用戶，可以采用DC碼調制的方法，即將DC碼調制成AC碼再進行傳輸。在本文中只涉及DC碼。

傳統的IRIG-B時間碼解碼的設計方法基本都采用TTL數字集成電路和單片機結合的方法，利用許多的門電路和單穩態觸發電路從編碼信號中解出同步信號。這種結構模式器件多、成本高、可靠性不高、通用性不強[1]。現在采用FPGA芯片來解算IRIG-B DC碼，利用VHDL硬件描述語言編程，硬件體積小，功耗低;軟件實現靈活，并且可以根據需要不斷升級。該解碼方式相比傳統方法，簡單實用，解碼精度高，解決了功耗、體積問題，增強了工作穩定性。

2 IRIG-BDC碼介紹

IRIG-B直流碼幀格式如圖1所示，直流碼為脈寬編碼方式，幀速率為每秒1幀，1幀分為10個字段，每個字段10位，每位的周期均為10ms。并且，每位都以高電平開始(該脈沖前沿為此碼元的準時參考點)，其持續時間分為3種類型:2ms(二進制“0”)、5ms(二進制“1”)和 8ms(參考碼元，位置標志碼元 P1、P2、…、P9、P0)。第 1 個字段傳送的是秒信息，第2個字段傳送的是分信息，第3個字段傳送的是時信息，第4、5個字段傳送的是天信息。時間信息均采用BCD碼表示，低位在前，高位在后;個位在前，十位在后。在實際應用中，只對時、分、秒進行編碼，后面的字段中，還包括上站和分站的特標控制碼和分站時延修正碼，對這些碼沒有采用，這里不進行詳細的介紹。

圖1 B碼幀格式

3 解碼的思路

從B碼直流碼中提取時間信息的關鍵是正確的檢測脈沖電平寬度及其所在的位置。具體思路是:首先判斷出同步參考標志，再根據5ms和2ms脈沖出現的位置提取出時間信號，然后通過接口將時間編碼傳輸給其他模塊。具體流程圖如圖2所示。

3.1 解幀同步參考標志模塊

由第2節的介紹可以知道，每幀數據的同步參考標志由一個8ms的位置標志碼元和相鄰的寬度為8 ms的參考碼元組成，對同步參考標志的定位，用一個包含了3種狀態的狀態機來實現，三種狀態為S0，S1，S2，如圖3所示。

S0狀態:表示未接收到碼元前的低電平;S1狀態:表示接收到碼元前的低電平;S2狀態:接收到碼元的高電平;當滿足狀態S2時，用一個計數器N計算放入移位寄存器的碼元數，當N=18時，判斷收到的是否是同步參考標志，若是，幀同步參考標志模塊輸出標志脈沖Pr，作為下一步時間解碼模塊對時間信息碼元辨別與提取的開關信號。

3.2 時間解碼模塊

本模塊在幀同步參考標志模塊輸出的標志脈沖Pr為高時解碼，這里用的時鐘周期為10ms，對應直流碼碼元周期，在每個時鐘下降沿將時間信息的碼元(也叫時間編碼)解碼結果寫入寄存器單元中。時間編碼的位置信息見下表1。

在標志脈沖Pr的下降沿，一幀數據結束，將寄存器中有意義的位數用端口輸出，實現了實時的每秒數據更新輸出。

3.3 時間信息定時

按照上面的思路，已經解算出了時間信息，但是卻未和標準時間同步，與標準時間對時的過程稱為定時。一般靶場的時統設備還會提供用戶與標準時間保持高精度同步的時間信號，如秒脈沖信號(1PPS)。用此信號做清零信號，對計數器清零來實現分頻器輸出的頻率和IPPS的同步。產生電路由一個D觸發器，一個非門和一個與門組成，當清零信號為高電平時清零。如圖4所示。

4 軟件設計結果及分析

通過VHDL編程實現以上檢測思路，并采用Altera公司的QuartusII仿真波形如圖5所示。

datain是輸入的B碼直流碼數據(數據同圖1)，data-out[0…47]表示的是解碼后的 48 位數據(此例只解算秒、分、時、天)，詳見下圖6。

表1 時間編碼位置信息

圖6 解算出的時間BCD碼

從仿真結果得出，解算出的時間BCD碼數組data-out[0…47]數據是正確的，此基于FPGA的B碼解碼電路設計能夠達到B碼直流碼的解碼要求。

5 結論

采用FPGA設計IRIG-B格式直流時間碼解碼器，能大大減小電路設計的復雜度，增加系統的可靠性和設計靈活性，采用VHDL語言進行軟件設計，具有方法簡單、易讀和可重用性強的特點。

[1]馮強.基于FPGA的時統終端設計[J].微計算機信息，2008，24(10－2):182－184.

[2]童寶潤.時間統一技術[M].北京:國防工業出版社，2004.

[3]中國人民解放軍總裝備部測量通信總體研究所.GJB2991A-2008B時間碼接口終端通用規范[S].總裝備部軍標出版發行部，2008.

[4]劉愛榮，王振成.EDA技術與CPLD/FPGA開發應用簡明教程[M].北京:清華大學出版社，2007.

[5]黃任.VHDL入門·解惑·經典實例·經驗總結[M].北京:北京航空航天大學出版社，2005.