關于提高硬件電路設計質量和可靠性的一點思考

周英才 楊光倫 馬振球（北京全路通信信號研究設計院有限公司，北京 100073）

1 概述

硬件系統是保證整個系統正常工作的基礎，尤其是安全相關的控制系統中的關鍵硬件。硬件工作過程中存在許多可能造成硬件失效的因素，如隨機干擾、靜電、雷電感應、溫度因素、電子元件發生閂鎖等。對于一個安全系統如列車控制系統，它的所有安全功能的安全性是以硬件的可靠性為基礎的。一旦硬件失效，可能會造成嚴重的后果。因此硬件設計的過程需要全面考慮所有對硬件可靠性有重要影響的因素，本文從元器件選型、電路設計、硬件設計流程的角度提出了幾點提高硬件可靠性的建議。

2 元器件選型

2.1 硬件系統可靠性

電子產品的可靠性通常用平均故障時間MTBF來表示：

要獲得系統M TBF值，關鍵是要測出某段時聞內發生的故障數量，這通常需要做長時間的加速壽命實驗，或對系統進行較長時間的故障跟蹤記錄。但這樣做的最大問題是所需時間太長，對提高產品可靠性的直接指導作用有限。實際上，系統的MTBF值通常是通過下式計算：

式中λ為系統的失效率。

要想算出系統的M TBF，關鍵是求出系統的失效率。為了能簡單有效對系統的失效率進行預計，人們提出了許多的計算方法，如：相似預計法、元器件計數法、應力分析法和簡單枚舉不完全歸納可靠性快速預計法等。

周英才，男，碩士畢業于北京理工大學，助理工程師，硬件開發工程師。主要研究方向為嵌入式硬件和底層軟件，曾參與車載國產化深化研究項目。

相似預計法是利用以前使用過的相似電路的經驗來對現有電路可靠性進行估計。其準確性取決于兩個電路之間的相似性和等效性。其優點是簡單快捷，缺點是需要有長時間的經驗積累，可用性較差。

元器件計數法采用串聯可靠性預計模型，把電路中所有用到的元器件的失效率進行簡單累加。雖然不夠精確但是計算簡便，常用于早期的可靠性估計。其計算公式如下：

為第種元件的失效率式中：

λGS為設備總失效率，10-6/h；

Nik為第i中元器件的數量；

λGi為第i種元件的通用失效率；

πQi為第i種元件的通用質量系數；

n為系統的元件種類總數。

應力分析法通過分析元器件所受到的應力，根據失效模型計算該應力條件下元器件的失效率。應力分析法全面考慮了電、熱、機械環境應力和質量等因素對元器件可靠性的影響。通過分析元件受到的電應力、熱應力以及了解元件的質量等級，承受電應力、熱應力的額定值，工藝參數和應用環境，預計電子設備的可靠性。其計算公式如下：

式中：λb為基本失效率；

πθ為質量系數，不同質量等級同類器件取值不同；

πE為環境系數，其數值取決于器件的種類和除溫度外的環境類別；

πA為應用系數，指應用電路的影響因素，同一器件在不同的線路中使用時，取值不同；

πS2為電壓應力系數，器件加不同電壓時，取值不同；

πr為額定功率或額定電流系數，不同額定功率或電流的器件有不同的取值；

πc為結構系數，相同類型的單管、雙管、復合管有不同的取值，此外還有πt（溫度應力系數），πR（阻值系數）,πCV（電容量系數），πL（成熟系數），πTAPS（引出端系數）；πK（種類系數）等共37個π系數。

簡單枚舉不完全歸納可靠性快速預計法于20世紀80年代由王錫吉研究員提出，簡稱CW（Ch ina W ang）法。CW法經過大量實踐驗證，于1985年成為電子工業部標準（SJ2585-85）。CW法的計算公式如下：

式中：λ0為電子元器件的平均基本失效率；

K1為降額設計效果因子；

K2為老練篩選效果因子；

K3為環境影響因子；

K4為機械結構影響因子；

K5為制造工藝影響因子；

N為復雜因子；

2.2 元件失效率估計

從系統的可靠性計算過程來看，元器件的可靠性水平決定了系統可靠性。元器件的失效率一般可以通過官網站進行查詢，或通過GJB-Z 299C-2006、M IL-HDBK-217F等標準手冊進行估計。

有一些廠家只給出規定應力條件下的參數。但是元器件的失效率并不是一個常數，它與芯片工作時所受到各種應力的實際值密切相關。例如：電容的工作溫度每上升10℃，它的失效率大致會增加50%。除此以外，元件所受的各種機械應力和電應力都會對可靠性造成影響。這時需要一定的方法對給定值進行修正。例如：某型號的鋁電解其官方手冊給出40℃時的基本失效率大約為5×10-6，假設實際的工作溫度為55℃。通過查詢手冊可知鋁電解電容的失效率計算公式為：

式中只有基本失效率λb與溫度有關系，查詢手冊可計算得出55℃和40℃時基本失效率λb的比值約為1.8。通過對基本失效率進行修正可以得到55℃時該鋁電解電容的失效率大約為9×10-6。除熱應力外，基本失效率λb還與負載率等電應力因素有非常大的關系。式中πE為環境因子，它與應用環境的機械應力情況密切相關。

2.3 元器件選擇

要實現某一個特定的功能，其可選的電路方案往往有多種。電路方案的不同，系統的可靠性可能會有很大的差別。合理的使用元器件，對于提高系統的可靠性非常重要。從提高電路可靠性的角度來看，元器件的選擇除了電氣參數需要滿足要求以外，還需要注意以下問題：

1）盡量避免使用固有失效率高的器件。如光耦芯片等，盡可能用其他的類似功能的芯片替代。通過官方手冊查詢H CPL0630型光耦器件的手冊可得到環境溫度為40℃，置信概率為90%的失效率為9×10-8。而A DUM 1401型磁耦芯片在環境溫度40℃時，置信概率為90%的失效率為0.21×10-9。磁耦芯片的可靠性比光耦芯片的可靠性要高出3個數量級，因此盡量用磁耦代替光耦。此外，電路中也盡量不要選用鋁電解電容，可選擇鉭電容代替。

2）盡量不要使用分立元器件而要選擇集成度較高的方案。集成度越高所使用的芯片的數量越少，雖然單個芯片的失效率會有所升高，但是整個方案的失效率往往會下降。

3 電路設計

單獨依靠提升元器件的可靠性很難滿足系統對硬件的可靠性要求。首先，元器件的可靠性水平越高成本也就越高。其次，某些元器件的固有失效率過高，往往會成為整個硬件電路的瓶頸。另外，硬件電路會受到各種干擾，而且經常遇到各種異常情況。因此要實現一個高可靠的硬件電路，必須要有合理的電路設計。硬件電路的可靠性涉及到的方面很廣，現就主要的幾點簡單介紹。

3.1 降額設計

從元器件的可靠性預計計算過程可以知道，元器件的可靠性與它所受到的應力大小密切相關。所謂降額設計，就是為了提高可靠性而采取增加元器件在實際中使用時可能承受到的應力裕量。不同的元器件所要考慮的應力因素各不一樣，通常要考慮的有：電壓、電流、溫度、電容的耐壓及頻率特性以及電阻的功率等。對電感的電流及頻率特性，半導體器件的結電流、結溫或扇出系數，電源的開關和主供電源線纜的耐壓、電流和耐溫性能，信號線纜的頻率特性，還有散熱器、接插件、模塊電源等器件的使用要求進行降額設計。降額的幅度應根據實際情況而定，通常采用50%～70%的降額。

3.2 熱設計

熱設計是確保硬件可靠工作的重要一環。在硬件設計之初需要確定產品的運行環境溫度指標，以及設備內部及關鍵元器件的溫升限值。一般說來，元器件工作時的溫度上升與環境溫度沒有關系，而工業級的元器件允許工作溫度最高大多在85℃。為了保證在極限最高環境溫度下元器件的工作溫度還在其允許溫度范圍內并有相當的裕量，需要嚴格控制元器件的溫升。在硬件單板設計時，首先要明確區分易發熱器件和溫度敏感器件(即隨著溫度的變化器件容易發生特性漂移、變形、流液、老化等)，PCB板布局布線時對易發熱器件采取散熱措施，溫度敏感器件與易發熱器件和散熱器隔開合適距離，必要時應進行熱仿真分析。良好的熱設計對于降低元件工作時的溫度，提高系統的可靠性有很大幫助。

3.3 抗干擾和防護設計

外界環境對硬件電路的干擾總是無時無處不在。對于模擬電路，由于其對干擾信號非常敏感，比較容易被設計者發覺。而對于數字電路，由于它具有較強的抗干擾能力，只有當工作環境比較惡劣時才容易暴露出問題。因此數字電路必須經過專門的測試分析并采取合理的抗干擾措施。

1）屏蔽是所有抗干擾方法中最有效的一條途徑。屏蔽可以有效切斷干擾的傳播途徑，保護電路不受到干擾。屏蔽可以分為：電屏蔽、磁屏蔽和熱屏蔽等。對復雜且工作頻率很高或高頻噪聲分量較大的系統，或者對內部兼容性要求高的系統，層、框之間采用金屬絲網或金屬箱體進行屏蔽。使用屏蔽電纜的地方要把電纜的屏蔽層真正利用起來(與地或屏蔽殼體可靠連接)。

2）隔離是通過隔離器件將信號線兩端的信號隔離開來，以防止干擾信號的傳遞。尤其是輸入輸出通道一般通過光耦、磁耦和變壓器等隔離手段來防止外部干擾進入系統內部。

3）濾波是有效的抑制噪聲的一種途徑。各級電源的輸入、輸出端都要盡可能使用合適的濾波電路。盡可能同時濾除差模噪聲和共模噪聲，噪聲泄放地與工作地特別是信號地要分開，考慮使用保護地；集成電路的電源輸入端要布置去耦電容，以提高抗干擾能力。

硬件電路工作時經常會出現一些異常情況，如果不采取合理的防護，系統將變得十分脆弱。常規防護主要包括：電浪涌、電快速脈沖群、靜電等。

電浪涌防護是針對雷電感應而采取的防護措施，一般是針對系統與外部的接口。常用的防護器件有：空氣放電管、壓敏電阻、TVS管，根據防護等級的不同可以采取多級防護措施。電快速脈沖群的防護與電浪涌的防護類似，它的強度較電浪涌弱但頻率較高。

靜電防護是需要認真考慮的一點。硬件電路板在生產、運輸和實際使用過程中，都有可能會受到靜電的威脅。靜電損傷是一種軟損傷，電路板受到損傷后并不立即暴露出問題。它具有較強的隱蔽性，這很可能會埋下隱患。靜電防護設計要求：1）避免使用靜電敏感器件，選用器件的靜電敏感度一般不低于2 k V，否則要仔細推敲、設計抗靜電的方法；2）暴露在外的器件或是能被手觸及到的地方，其靜電防護等級要滿足相應標準的要求；3）在結構方面，要實現良好的地氣連接及采取必要的絕緣或屏蔽措施，提高整機的抗靜電能力。

3.4 冗余設計

對于系統的關鍵功能或者可靠性達不到要求的電路可以采用冗余設計來提高可靠性。冗余設計根據并聯層次的不同可以分為元件級冗余設計、模塊級冗余設計和系統級冗余設計，設計時可根據需求靈活選擇。例如某系統由于現場環境非常惡劣，CAN通信經常受到干擾。為了提高可靠性，該系統的CAN總線通信采用雙路冗余辦法。在M VB中為了提高可靠性，物理介質可選擇使用雙路冗余的方案。在許多的系統中，接插件往往是一個不可靠的因素，對于關鍵信號一般采用多個觸點冗余的辦法。

4 設計流程

硬件電路所涉及到的知識面錯綜復雜，要真正的深入了解它需要非常深厚的專業知識，有一些甚至是學科前沿知識，所以很多時候硬件設計并不能很好的靠理論知識來解決。硬件設計人員要完全掌握所有的知識難度很大，尤其是經驗尚淺的工程師。這時經驗的積累顯得十分重要，通過下面幾種方法可以快速的積累經驗避免走彎路。

1）建立公共的通用基礎模塊庫。對于一般的數字電路一般都會包含：電源電路、時鐘電路和復位電路，對通信端口一般都會進行防護設計。完全可以把這些公共的電路模塊的典型設計加入到公司的庫里。這對公司來說也是一筆無形的財富。另一方面，一個公司的產品往往具有很強的相似性，其電路結構也具有很多相似性。這一部分電路也可以通過綜合總結加入到模塊庫中，以減少重復性的勞動并提高設計質量。

2）關鍵的新型硬件電路設計通過評審小組進行評審。一個公司的硬件方面的人才可能會有很多，但是必然有一些人在平均水準之下。只有通過評審嚴格把關，才能夠保障產品質量的一致性。由于個人的精力始終是有限的，設計過程中難免會有所疏忽。此外每個人的設計經驗也不同，可能設計者并不是對每一部分的電路都是十分精通。通過評審既能夠有效的發現問題，對于提高設計人員的設計經驗也非常有幫助。

5 總結

本文首先介紹了硬件電路可靠性在列控設備上的重要性，然后根據系統可靠性的計算方法，針對提高電路的可靠性從元件質量和電路的設計質量兩個方面提出幾點見解。最后從設計流程角度對如何提高硬件可靠性設計水平提出個人的一點思考。上述思考和建議對于硬件可靠性設計具有較強的參考和借鑒意義。

[1]郭榮佐, 黃君.嵌入式實時控制系統硬件可靠性及應用研究[J]. 電子技術應用, 2012,38(5):11-14.

[2]藍志洋, 黃明華.嵌入式系統硬件可靠性和抗干擾性技術[J].電子技術應用, 2005, 28(14):51-53.

[3] EN50126：1999 Railway applications -The specification anddemonstration ofReliability, Availability,Maintainability andSafety (RAMS)[S].Brussels: European Committee for Electrotechnical Standardization, 1999.

[4] Electric railway equipment Train bus Part 1: Train communication network[S]. Switzerland: International Electrotechnical Commission, 2007..

[5] EN50129:2003 Railway applications-Communication,signalling and processing systems-Safety relatedelectronic systems for signalling[S].Brussels:European Committee for Electrotechnical Standardization, 2003.

[6] GJB/Z 299C-2006電子設備可靠性預計手冊[S]. 北京: 中國人民解放軍總裝備部,2006.

[7] GB/T 24338.4-2009 軌道交通電磁兼容第3-2部分：機車車輛設備[S]. 北京: 中國國家標準化管理委員會,2009.