一種改進的cic濾波器設計方法

楊曉云

摘要：本文通過介紹CIC濾波器的基本原理以及傳統CIC濾波器在軟件無線電接收器中的衰減不足的缺點，提出了級聯新的COSINE濾波器和SINE濾波器來提高其衰減倍數和低通帶寬，從而滿足現代無線電通信的衰減要求。

關鍵詞：CIC濾波器 COSNIE濾波器 軟件無線電 衰減

1.概述

隨著科學技術不斷迅猛發展以及國民經濟不斷快速提高，移動通信系統已經在廣泛應用到社會的各個角落，而軟件無線電由于不完全依賴于硬件，只需下載和更新相應軟件即可升級無線通信頻帶、空中接口協議和功能被廣泛應用到現代無線移動通信中。由于無線同種中，A/D帶寬很靠近天線，A/D采樣后數據速率很高，而采樣率不一定是符號或碼片速率整數倍，所以軟件無線電通過CIC濾波器的抽取和內插來實現采樣率變換，從而降低采樣率，減少后級處理的運算量，降低了移動通信系統對硬件和軟件的要求。然而傳統的CIC濾波器提供的采樣率轉換因子是有限的，而且傳送帶寬存衰減現象，不能滿足軟件無線電的需求，所以要對傳統的CIC濾波器性能進行改進，以達到現代移動通信的需求。

2.CIC濾波器原理以及改進的方法

2.1傳統CIC濾波器原理

CIC濾波器是Hogenauer E. B.于1981年提出的，由多級積分器（Integrator）、抽取器以及多級梳狀濾波器（Comb Filter）組成的用來實現抽取、內插的軟件無線電的第一級低通濾波器。CIC濾波器基本框圖如圖1.所示。

圖1. CIC濾波器基本框圖

在高采樣頻率fs下，CIC濾波器中的每個積分器都是反饋系數為1的單極點IIR濾波器。其傳遞函數為：

H（z）=（1-z-1）

其頻域響應為

H（ejw）=（1-e-jw）-1

故而，通過多級的積分濾波器，傳遞函數為每個積分器的傳遞的乘積，而后通過提取器，將低頻率的信號提取出來，為多級梳妝濾波器輸入信號。CIC濾波器中的提取器一般將多級積分器輸出信號fs提取出其中fs/R（R為頻率變化因子的整數倍）頻率的信號作為多級梳狀濾波器的輸入信號頻率。

每一個梳狀濾波器以fs/R的頻率為輸入，微分延遲M個樣本，其中M為改變濾波器頻率相應而設置，實際工作中一般取值1或者2。故而，每個梳狀濾波器的傳遞函數為：

Hc（z）=1-z-RM

當M為1，傳遞函數為：

Hc（z）=1-z-R

其頻域響應為

Hc（ejw）=1-e-jwR

故而CIC濾波器的N級積分器和梳狀濾波器，其傳遞函數為：

其頻域相應為

2.2傳統CIC濾波器改進方法

傳統CIC濾波器電路結構中無乘法器，使得電路復雜性大大降低，且其各個模塊系統均為正數，無需額外的存儲電路來存儲系數，故而適合應用在現代無線移動通信系統，但是CIC濾波器在抽取率為32時，其第一旁瓣對于主瓣衰減約為15db，不能滿足實際應用中對濾波器阻帶衰減的要求，然而采取級聯CIC濾波器的方法雖然一定程度上增加了阻帶衰減系數，但是經過多CIC濾波器之后產生的信號出現混疊現象，而且主瓣曲線不平，所以我們需要采取新的設計方案來對級聯CIC濾波器進行改進，來彌補上述不足。

為了改善CIC濾波器阻帶衰減不足的缺點，采用一種新型的COSINE濾波器，其傳遞函數為：

Hcos（zN）=0.125（1+z-2N）（1+z-N）2

其頻域響應為：

|Hcos（ejNw）|=（1/2）|cosNw + cos2Nw|

將此COSINE濾波器級聯到CIC濾波器之后，來改善傳統CIC濾波器阻帶衰減不足的缺點。對COSINE濾波器來說，不同的N值表現出不同幅頻響應特性，如圖2. （a）所示。當Ni=M/2i+1時，此時CIC濾波器和COSINE濾波器的第一個零點重合，從而使得主瓣內頻率有效通過，第一個零點附近旁瓣衰減增加。當M為32時，CIC濾波器和COSINE濾波器級聯的傳遞函數為：

其中，

H1 = （1/2）[（1-z-2）/（1-z-1）]

H2 = （1/4）[（1-z-8）/（1-z-2）]

H3 = （1/4）[（1-z-32）/（1-z-8）]

圖2. 4階CIC濾波器級聯和CIC濾波器與CONSINE濾波器級聯幅頻響應對比圖

當CIC濾波器與COSINE濾波器級聯后傳遞函數中k1 = 4， k2 = k3 = 2； n1 = 2， n2 = n3 =4，其幅頻響應與CIC濾波器4階級聯時的幅頻響應對比如圖2. （b） 所示。由圖可知，4階級聯的CIC濾波器第一旁瓣相對于主瓣的衰減約為53dB，而CIC濾波器與COSINE濾波器級聯的第一旁瓣相對于主瓣衰減則達到了102dB，也就是說CIC濾波器與COSINE濾波器級聯的衰減相當于4階CIC濾波器級聯衰減的2倍，從而在大大簡化了電路結構。

由圖2. （b） 可知，CIC濾波器與COSINE濾波器級聯后低通帶寬相對CIC較差，故而可在其后級聯一個SINE濾波器，其傳遞函數為：

HSIN（z）=（1/4）（-1 + 6z-M/2–z-M）

其頻域響應為：

HSIN（ejw）=e-jwM/2[1 + sin2（Mw/4）]

其中M必須為偶數，這樣才能避免分數延時。

將SINE濾波器級聯到CIC濾波器和COSINE濾波器級聯的后邊，來提高整個改進型的CIC濾波器旁邊衰減不足以及低通性能差的缺點，為整個無線電接收器提供第一級信號濾波。

3.改進的CIC濾波器在FPGA中的實現

根據第二章節的CIC濾波器和COSINE濾波器級聯的傳遞函數，我們可以在FPGA中設計程序算法，從而將改進的CIC濾波器在FPGA中實現。

由于

H1 = （1/2）[（1-z-2）/（1-z-1）]=0.5（1+z）

H2 = （1/4）[（1-z-8）/（1-z-2）]=0.25（1+z2）（1+z）

H3 = （1/4）[（1-z-32）/（1-z-8）]=0.25（1+z2）（1+z）

所以可以將復雜的遞歸函數改為非遞歸算法結構，降低芯片功耗和資源；其次二者濾波器的部分電路再次降低頻率，是的每一級表達式都可以與非遞歸算法的表達式相結合，從而大大減少存儲單元數量。由于中間的第二、三、四級階數比較高，可通過將每級分解來提高提高電路運算速率。例如第二級與第四級均為10階，分解為2個5階級聯的結構，第三級為14階，分解為兩個5階和一個4階。這樣除了SINE濾波器，整個改進型濾波器只有（1 +z-1）4與（1+z-1）5兩種結構，這種高度規則的結構使電路設計和版圖設計變得更加容易。

參考文獻：

[1]何立志，邱洋，何松.軟件無線電數字下變頻技術研究及FPGA實現[J].電子技術應用，2010（11）.

[2]Yonghong Gao，，Lihong Jia，and Hannu Tcnhunen. A Partial-Pol- yphase VLSI Architecture for Very High Speed CIC Decimation Fil- ters. IEEE Racifie Rim Conference on communications，com- puters and signal processing，1999.

[3]Ma Zhi-gang，Wen Bi-yang，Zhou Hao，Bai Li-yun.CIC filter theory in DDC and implementation by using FPGA[J]. Wuhan University Journal of Natural Sciences，2004（6）.

[4]李凱勇.CIC濾波器改進及其FPGA實現[J].現代電子技術，2013（01）.

[5]WSJIH A.GORDON L Efficient sample rate conversion for software radio systems，2006（03）.

[6]Mitola J.The software radio architecture.IEEE Communication Magazine[J].1995，33（5）：26-381.

[7]Ma Zhi-gang，Wen Bi-yang，Zhou Hao，Bai Li-yun.CIC Filter Theory in DDC and Implementation by Using FPGA[J].Wuhan University Journal of Natural Sciences，2004（06）.