摘 要: 基于chartered 0.35 μm工藝,采用PMOS管作為輸入管的折疊式共源共柵結(jié)構(gòu),設(shè)計了一種采用增益提高技術(shù)的兩級運算放大器。利用Cadence公司的spectre對電路進行仿真,該電路在3.3 V電源電壓下具有125.8 dB的直流開環(huán)增益,2.43 MHz的單位增益帶寬,61.2°的相位裕度,96.3 dB的共模抑制比。
關(guān)鍵詞: 折疊式共源共柵; 增益提高技術(shù); 運算放大器; 低電壓電流鏡
中圖分類號: TN431.1?34 文獻標識碼: A 文章編號: 1004?373X(2013)09?0144?03
0 引 言
運算放大器是許多模擬系統(tǒng)和混合信號系統(tǒng)中的一個重要部分。高的直流增益無疑是運算放大器重要的設(shè)計指標。由于運算放大器一般用來實現(xiàn)一個反饋系統(tǒng),其開環(huán)直流增益的大小決定了使用運算放大器的反饋系統(tǒng)的精度[1]。在現(xiàn)代CMOS模擬電路中,低壓差線性穩(wěn)壓器(LDO)的設(shè)計中,要求運算放大器有高的直流增益來減小其靜態(tài)誤差[2]。折疊式共源共柵結(jié)構(gòu)可以提供高的增益,大的輸出電壓擺幅,好的頻率特性,而且功耗比較低。
本文根據(jù)設(shè)計要求,設(shè)計了一種采用增益提高技術(shù)的兩級放大器:第一級為在差分輸入單端輸出的折疊式共源共柵放大器中采用增益提高技術(shù)的低電壓電流鏡,以達到高增益且可提供適當(dāng)擺幅,第二級采用共源極電路結(jié)構(gòu)以增大輸出擺幅[1],同時提供適當(dāng)?shù)脑鲆妗T诜糯笃鞯膬杉壷g,采用改善零點頻率的密勒補償技術(shù)來使電路達到穩(wěn)定。經(jīng)過Cadence spectre軟件仿真顯示,該結(jié)構(gòu)直流增益達到了125.8 dB,相位裕度達到了61.2°。
1 運算放大器的設(shè)計
本文所設(shè)計的電路是在采用折疊式共源共柵結(jié)構(gòu)的兩級放大器中,采用增益提高技術(shù)的低電壓電流鏡來得到高增益。……