摘 要: 為了實現靶場時統終端輸出IRIG?B標準DC code信號,采用VHDL語言在FPGA邏輯電路中設計了DC code編碼器硬件電路,通過Quartus Ⅱ軟件建立工程文件對VHDL語言DC code編碼器電路進行編譯和仿真,獲得了符合IRIG?B標準的DC code信號。經過實踐驗證,該電路具有實現方法簡單、電路穩定性好、精度高的特點,實測同步精度小于1 μs。
關鍵詞: IRIG?B; DC code; FPGA; VHDL
中圖分類號: TN919.3?34; TP331.2 文獻標識碼: A 文章編號: 1004?373X(2013)03?0119?03