一種極化雷達校準信號源的設計與實現

摘 要： 為了校準極化雷達的接收通道，設計并實現了一種基于DDS軟件編程技術的極化雷達校準信號源系統。給出了主要的硬件電路和軟件設計方案。該系統將FPGA技術與DDS技術結合，在FPGA內部軟件編程實現改進的DDS模塊，充分利用了FPGA作為大規模芯片的資源優勢和高速運算能力。系統能夠產生高精度且穩定的任意雷達校準信號，可滿足極化雷達標校的應用。

關鍵詞： FPGA； DDS； 極化雷達； 雷達校準信號源

中圖分類號： TN955?34 文獻標識碼： A 文章編號： 1004?373X（2013）19?0073?04

0 引 言

在極化雷達接收系統中，兩路極化接收通道的不平衡，單極化天線極化特性中存在的交叉極化分量，以及背景雜波和噪聲等因素，均會使極化雷達對目標的極化散射矩陣測量值偏離真實值。為了完成對目標極化散射矩陣的準確測量，需要對各個極化接收通路進行標校[1]。傳統的雷達極化校準技術主要采用無源標校方法，通過對極化散射矩陣已知的定標體進行極化測量，來確定并在目標的極化測量過程中進行補償。但該技術對定標體擺放姿態要求較高、實施難度較大、校準精度不高且應用環境受限。針對無源校準技術存在的諸多缺點，有源校準技術逐漸成為當前國內外研究的熱點。與無源校準技術相比，有源校準技術校準難度降低而校準精度提高，是未來極化校準的發展方向。

所謂有源校準，就是標校雷達時，不再采用金屬球等定標體，而是利用一個信號源產生標準的信號進行極化標校。信號源產生的有源信號相當于一個孤立的點目標的回波信號，只要信號源天線和雷達天線之間無遮擋，兩者之間的距離選擇合適，就可以方便地進行雷達標校[2]。采用專用DDS芯片和MCU或FPGA等可編程控制器件相結合是目前校準信號源的主要實現方式，專用DDS芯片把所有功能集中在一塊芯片上，需要設計者以此為平臺進行開發[3?4]。DDS專用芯片雖然使用可靠、體積小、功耗小，但靈活性差，難以實現任意波形產生的功能[5]。

本文設計并實現了一種采用基于FPGA的DDS軟件編程技術的極化雷達校準信號源系統，系統將FPGA技術與DDS技術結合[6]，在FPGA內部軟件編程實現改進的DDS模塊，充分利用了FPGA作為大規模芯片的資源優勢和高速運算能力，實現了高精度的任意波形發生功能，可滿足極化雷達標校的應用。與DDS專用芯片方法相比，采用基于FPGA的DDS軟件編程技術在降低硬件成本的同時提高了系統的靈活性和可擴展性。

1 極化雷達校準信號源系統硬件平臺設計

與實現

本文設計的極化雷達校準信號源能夠產生多種標準信號的波形，主要包括單頻、線性調頻、非線性調頻、相位編碼信號等常用雷達波信號以及定制的任意特殊波形。極化雷達校準信號源系統主要由FPGA模塊，DAC模塊和時鐘模塊等組成，結構如圖1所示。

本系統采用的是XILINX公司的Spartan3A?DSP系列FPGA，型號為XC3SD1800A，該款芯片是低功耗、高性能的可編程邏輯陣列器件，內部資源豐富，擁有180萬個邏輯門，內部集成了84個DSP48A Slice，運算速度達250 MHz；支持LVDS、mini?LVDS、SSTL/HSTL差分傳輸，并且內置了端接電阻[7]。

FPGA作為完成大規模存儲陣列控制邏輯的核心，通過軟件編程，集成UART串口控制邏輯模塊，波形參數配置及控制模塊和波形發生模塊，主要完成以下功能：

（1）實現與PC機之間的數據通信，接收串口數據，根據串口協議解析數據；

（2）數據緩沖和重排；產生地址和讀、寫命令，將存儲的數據讀入運算單元計算；

（3）構建數據輸入輸出通道，產生標準的數字化波形信號；控制各模塊間的數據流動和時序邏輯。

時鐘模塊選用TI公司的CDCE62005，該芯片是一款多輸入輸出的高性能時鐘芯片，支持多種電平格式輸入，其中接受40 kHz～1 500 MHz的LVPECL輸入，最高800 MHz的LVDS輸入，最高250 MHz的LVCMOS輸入；支持多種電平格式輸出，包括LVDS、LVPECL、LVCMOS，在綜合模式下輸出范圍為4.25 MHz～1.175 GHz；在扇出模式下可達1.5 GHz。

時鐘芯片實現整個系統的時鐘配置和同步，當系統上電后，由于時鐘分配芯片首先通過SPI接口進行配置才能正常工作，因此通過板上的50 MHz晶振將50 MHz時鐘輸入FPGA的DCM模塊中，再經過分頻，作為SPI時鐘送往時鐘分配芯片，幫助時鐘分配芯片完成初始化配置。時鐘分配芯片完成配置后，依據芯片內E2PROM中的配置值，向FPGA提供時鐘信號，FPGA將接收到的時鐘信號經DCM模塊倍頻或分頻到相應的頻率，作為DAC的數據同步時鐘傳輸給DAC。

高速D/A轉換芯片采用的是TI公司的16位分辨率，數據更新率為1 GSPS的高性能數模轉換芯片DAC5681，輸入數據及其同步時鐘采用LVDS電平格式，可以直接和FPGA互聯；DAC5681的時鐘有三種：工作時鐘CLKIN/CLKINC、數據同步時鐘DCLKP/DCLKPN和SPI控制接口時鐘SCLK。工作時鐘由時鐘模塊提供，數據同步時鐘和SPI控制接口時鐘由FPGA提供。系統各模塊間的連接方式如圖2所示。

2 極化雷達校準信號源系統軟件模塊的設計

與實現

系統的軟件模塊主要是FPGA內部的時序邏輯控制和數據處理程序，FPGA模塊的實現主要分為波形參數配置及控制模塊和波形發生模塊。其中，波形參數配置及控制模塊主要實現對串口輸入數據的分析處理，而波形發生模塊在接收到波形控制字后，產生期望的數字式雷達信號波。

2.1 波形參數配置及控制模塊

波形參數配置及控制模塊是信號源系統的核心模塊，完成對串口輸入數據的解析、系統命令控制、信號參數與波形控制字之間的運算等功能[8]。

波形參數配置及控制模塊的結構設計如圖3所示。

命令/數據解析模塊接收串口發送的數據，根據協議判斷數據是命令或者信號參數，命令控制模塊依據命令完成硬件的配置，包括開通/關閉DAC通道和與PC機之間的信息饋送。數據控制模塊將串口下發的信號參數轉存至雙口RAM中，在信號參數存儲完畢后，提供讀取命令將信號參數讀入算術邏輯運算模塊，通過運算得到波形頻率控制字、波形起始頻率字和波形初始相位字等波形控制字，并提供波形發生器工作控制信號使能波形發生模塊[9]，信號類型控制信號則是用于控制算術邏輯單元的選擇和波形量化表的更換。模塊的狀態流程圖如圖4所示。

2.2 波形發生模塊

波形發生模塊類似于DDS模塊，根據DDS技術的基本原理和結構，通過軟件編程在FPGA芯片上實現[6，10]。傳統的DDS模塊將波形量化表存儲在ROM中，不能實現任意波形發生的功能。本設計模塊對傳統的DDS模塊加以改進，將存放波形量化表的ROM替換成可以改寫的RAM，通過更換RAM中不同的波形量化表，實現不同波形的輸出。波形量化表的更換可以借助PC機上的Matlab等高級語言程序得到波形抽樣值，通過串口通信將值寫入RAM中[11]。在本信號源系統中，預存了三角波、正弦波等典型信號的波形量化表，基本上可以滿足一般雷達校準信號的產生需求。波形發生模塊軟件設計原理圖如圖5所示。

3 測試結果分析

下面對本文設計的極化雷達校準信號源進行功能測試。利用該系統產生一個中心頻率為20 MHz，帶寬為20 MHz，脈寬為10 μs， 脈沖重復頻率為20 μs的線性調頻信號，使用示波器（Tektronix TDS3023B）觀察脈沖信號的時域波形，并在頻譜儀（安捷倫N9020A）上觀察本系統所產生的線性調頻脈沖信號的頻譜，如圖6所示。

經測試，信號帶內雜散優于60 dB，帶外諧波抑制大于70 dB，相位噪聲優于-75 dBc/Hz，能夠滿足實際工程中的應用。

4 結 語

本文提出了一種基于FPGA的極化雷達校準信號源的設計方案，系統可以實現線性調頻、相位編碼等多種常用雷達信號，也可以產生用戶自定義的任意波形。試驗結果表明，信號源可以輸出雜散優于60 dB，帶外諧波抑制大于70 dB的雷達校準信號，且雷達校準信號各種參數可通過主控計算機中的軟件靈活設置，使用方便，信號通用性強，能較好地滿足極化雷達標校的應用。

參考文獻

[1] 常宇亮，戴幻堯，李永禎，等.瞬態極化雷達中極化測量與校準的數學原理及實驗驗證[J].中國電子科學研究院學報，2010，5（2）：134?141.

[2] 李興民，張良，李健.機載雷達有源標校方法研究[J].長春理工大學學報，2010，33（2）：34?37.

[3] 楊俊嶺，李綱.DDS芯片及其在雷達回波系統中的應用[J].現代雷達，2003，25（8）：47?50，56.

[4] 崔竹，范照盛，胡志慧.基于AD9910 的寬帶LFM 信號源設計[J].研究與開發，2010，29（10）：55?58.

[5] 孫超，林占江.基于DDS的雷達任意波形信號源的研究[J].電子測量與儀器學報，2008，22（2）：31?36.

[6] 王蓮榮，馬妍，王萍，等.基于FPGA 的雷達信號模擬[J].海軍航空工程學院學報，2012，27（3）：284?288.

[7] 顧趙宇.基于DDWS的雷達/干擾信號源設計與實現[D].長沙：國防科學技術大學，2010.

[8] 金牡丹.基于FPGA的雷達信號源關鍵技術設計[J].雷達與對抗，2011，31（2）：29?33.

[9] 魏琳，李天池，楊剛.基于DDWS 的線性調頻信號的產生[J].現代電子技術，2011，34（10）：98?102.

[10] 邱軍海，宋杰，關鍵，等.一種基于FPGA技術的雷達線性調頻信號的實現方法[J].電子工程師，2006，32（9）：4?7.

[11] 陳波，黎向陽.基于FPGA的直接數字波形合成寬帶信號源的設計與實現[J].火控雷達技術，2006，35（1）：56?59.

[12] 張敏，董學勵，王軍.非相參雷達處理機信號源的外場環境模擬[J].現代電子技術，2012，35（7）：31?33.

[13] 牛耕，陳思宇，于繼翔.基于DDS技術的正弦交流信號源的設計[J].現代電子技術，2012，35（3）：52?56.