L?DACS1中高速多模式RS編碼的FPGA實現

摘 要： L頻段寬帶航空數據鏈系統（L?DACS1）是未來L波段航空數據通信系統的候選方案之一。這里基于L?DACS1系統協議內容，為了降低信道的噪聲和畸變與多普勒頻移的影響，采用具有良好差錯控制能力的多模式RS編碼進行信道糾錯。通過仿真對多模式RS編碼算法性能進行了分析，并通過FPGA實現驗證了算法在L?DACS1系統中應用的有效性，結果表明，多模式RS編碼器可以實時地調整模式，高效穩定地進行差錯控制，滿足L?DACS1高速傳輸仍保持穩定的要求。

關鍵詞： L?DACS1； 多模式RS編碼； FPGA； 通道糾錯

中圖分類號： TN911?34 文獻標識碼： A 文章編號： 1004?373X（2013）18?0048?03

0 引 言

為了解決地?空的數據傳輸業務增長而帶來的高通信速度要求和高寬帶要求問題，國際民航組織（ICAO）選定L波段航空數字通信系統（L?DACS）作為民航未來寬帶航空數據鏈的傳輸方案[1]。歐洲EUROCONTROL提出了未來航空通信系統（FAC），即L波段數字航空通信系統類型1和2（L?DACS1和L?DACS2）。L?DACS1 是采用正交頻分復用 OFDM 技術的航空通信系統[2]，它工作在 960～1 024 MHz 的航空 L 波段，被設計來滿足未來 20 年和更長時間的航空通信要求。

在L?DACS1中，由于信道的噪聲和畸變與多普勒頻移的影響[3]，會對傳輸的信息引起失真和信號判決錯誤，而且不同類型的數據需要采用不同的速率傳輸，因此需要使用多種模式的信道編碼來降低誤碼率[4]。RS編碼是性能優良的糾錯碼，在線性分組碼中它的糾錯能力和編碼效率是最高的。它不但可以糾正隨機錯誤、突發錯誤以及兩者的結合，而且還可以用來構造其他碼類[5]。因而RS編碼是目前L?DACS1中重要的組成部分。

1 RS編碼器原理

3 多模式RS編碼器仿真

4 結 語

本文主要闡述了L?DACS1中多模式RS編碼器的工作原理，利用FPGA設計實現了可以在高速多模式條件下正常工作的RS編碼器。同時用Verilog HDL硬件描述語言對此設計進行了仿真驗證，最后使用75 MHz的主時鐘頻率，在Xilinx公司Virtex?5系列XC5VLX110?F1153型號芯片下完成了硬件的調試，仿真及在線測試結果表明，達到了預期的設計要求，并用于實際項目中[8]。

參考文獻

[1] GILBERT T， JIN J， BERGER J， et al. Future aeronautical communication infrastructure technology investigation [R]. Herndon， Virginia： ITT Corporation， 2008.

[2] WANG Jeen?shing， HU Yu?liang， LIU Jiun?nan. An inertial?measurement?unit?based pen with a trajectory reconstruction algorithm and its applications [J]. IEEE Transactions on Industrial Electronics， 2010， 57（ 10）： 3508?3521.

[3] 張怡，韓維.高速RS編碼算法及FPGA實現[J].無線通信技術，2005，36（1）：23?26.

[4] Anon. L?DACS1 system definition proposal： deliverable D2 [S/OL]. [2009?02?13]. www.eurocontrol.int/sites/default.

[5] 夏宇聞.Verilog 數字系統設計教程[M].2版.北京：北京航空航天大學出版社，2008.

[6] 史治國，洪少華，陳抗生.基于Xilinx FPGA的OFDM通信系統基帶設計[M].杭州：浙江大學出版社，2009.

[7] 何秋陽.基于FPGA的RS編碼器的設計與實現[J].電子科技，2009，22（2）：44?46.

[8] 王新梅，肖國鎮.糾錯碼原理與方法[M].西安：西安電子科技大學出版社，2001.

[9] 肖金球，劉傳洋，仲嘉霖.基于FPGA的高速實時數據采集系統[J].電路與系統學報，2005，10（6）：128?131.

[10] 西瑞克斯通信設備有限公司.無線通信的Matlab和FPGA實現[M].北京：人民郵電出版社，2009.

[11] 杜釗，李宏偉，張建忠.L_DACS中的信號分離算法的研究[J].傳感器與微系統，2012，23（6）：45?48.