基于FPGA的頻譜分析儀的設計與實現

摘 要： 提出了一種基于FPGA的頻譜分析儀的設計方案，基于超外差和快速傅里葉變換原理， 實現了能顯示輸入信號頻譜圖的分析儀。其中本地振蕩信號由DDS集成芯片產生，與輸入信號通過模擬乘法器進行混頻，經過開關電容濾波器濾出下混頻信號后由A/D采樣器進行數字量化。系統數據處理核心對量化后的數字信號進行快速傅里葉變換，得到相應的頻域信息，最后由示波器顯示頻譜。系統將超外差方式與數字信號處理方式相結合，具有測量速度快、實時性強、頻率范圍寬、頻率分辨率高、精確度高等優點。

關鍵詞： 頻譜分析儀； 超外差； 快速傅里葉變換； 混頻

中圖分類號： TN06?34 文獻標識碼： A 文章編號： 1004?373X（2013）07?0060?04

0 引 言[1?2]

頻譜分析是一種近代的信號分析方法，在生產實踐及科學研究中有著廣泛的應用。目前的頻譜分析儀種類很多，大體分掃描調諧式頻譜儀及傅里葉頻譜分析儀，在實現方式上主要有以下幾種：基于計算機的軟件頻譜分析，這種方式由于數據先采樣、存儲再處理，所以實時性較差；基于通用DSP處理器以及ASIC的頻譜分析系統，這種方式考慮到實時性及大數據量，系統一般比較復雜，并且成本較高。

本文利用FPGA作為數據處理核心，將超外差方式與數字信號處理方式相結合，設計并實現了具有測量速度快、實時性強、頻率范圍寬、頻率分辨率高、精確度高等優點的頻譜分析儀。

1 理論分析與計算

1.1 混頻原理

混頻是一種頻譜線性搬移過程，即使信號從某一個頻率變換成另一個頻率。設輸入信號為[vc（t）]，本地振蕩信號為[vL（t）]，輸出中頻信號為[vI（t）]，其工作頻率分別為[fc]，[fL]和[fI]。則：

[fI=fL+fc]

或

[fI=fc-fL， fL

選取中頻[fI=fL-fc]，經低通濾波器取出所需邊帶，即可得到中頻信號，則要求頻率（[fL-fc]）處于低通濾波器通帶，（[fL+fc]）處衰減量極大。

1.2 中頻的選擇

由于混頻器的非線性特性，混頻器將產生各種干擾和失真。當其輸入頻率為[fc]的信號時，輸出電流中將出現由下列頻率通式表示的眾多組合頻率分量：

[fp，q=±pfL±qfc， p，q=0，1，2，…]

它們的振幅隨著[（p+q）]的增大而迅速減小。若其值十分接近中頻，則它們將順利地通過中頻放大器，形成干擾噪聲。其中對應于[p=0，q=1]的干擾噪聲最強，相應的輸入信號頻率接近于中頻。因此，為了避免這個最強的干擾哨聲，接收機的中頻應選在接收頻段以外。故若選擇中頻為[fI]，則當輸入信號頻率[fcfI]時，直接對輸入信號進行A/D采樣；當[fc>fI]時，將[fc]下混頻至[fI]，再進行采樣。

1.3 采樣方式的理論分析

對于正弦輸入信號，當其頻率大于1 kHz時通過下混頻后將其混到1 kHz，再對該信號進行A/D采樣；當其頻率小于1 kHz時，直接進行A/D采樣，則采樣信號的最高頻率[fm]為1 kHz。設置采樣頻率[fs]為25.6 kHz，采樣點數[N]為256點，則頻率分辨率[Δ=fsN]=100 Hz，同時[fs>2fm]，滿足奈奎斯特采樣定理。

對于正弦調幅信號，由于其載波頻率為10～100 kHz，調制波頻率為1～10 kHz。調幅波公式為：

[Vot=Vcm1+MacosΩtcosωct =Vcm+12Vcm?Macos（Ω+ωc）t+12Vcm?Macos（Ω-ωc）t]

式中：[Vcm]為載波幅度；[Ma]為調制深度；[Ω]為調制信號頻率；[ωc]為載波頻率，故輸入調幅波最高頻率分量為110 kHz。對調幅波直接采樣，采樣頻率為256 kHz，采樣點數為256點，則頻率分辨率為1 kHz。同時，采樣速率大于兩倍信號最高頻率，滿足奈奎斯特采樣定理。

2 系統總體設計思路

系統由信號調理模塊、數字峰值檢測模塊、測頻模塊、混頻模塊、A/D采樣模塊和顯示模塊六部分組成。

輸入信號經過兩路放大后分別進行數字峰值檢波，由模擬開關選擇相應放大倍數，將信號調理到適合A/D采樣的范圍內。對采樣數據進行FFT變換，根據其頻譜不同識別出正弦波、方波和調幅波[3?6]。同時對輸入信號測頻，對于調幅波以及低頻正弦波和方波信號直接進行A/D采樣，對于中高頻正弦波和方波信號，根據測得頻率計算出混到中頻時需產生的本振信號的頻率。由AD9851模塊產生本振信號，與輸入信號分別經過AGC穩幅到1 [Vpp]后，送入AD835進行混頻。信號的各頻譜分量依次經過低通濾波器濾出中頻信號，再經過A/D采樣器進行數字量化。系統處理核心對量化后的數據進行FFT運算，得到相應頻譜信息，經過D/A轉換在示波器上顯示頻譜，同時在點陣液晶上顯示信號模式和數據信息。

3 系統實現方案[7?10]

3.1 本地振蕩信號

采用DDS集成芯片AD9851實現，它內置32位頻率累加器、10位高速DAC、高速比較器和可軟件選通的時鐘6倍頻電路。外接參考頻率源時，AD9851可以產生諧波分量小、頻率和相位都可控且穩定度非常高的正弦波。控制字通過W?CLK 引腳接入的控制字寫時鐘來觸發寫入。當控制字寫完后，在FQ?UD信號上升沿的作用下，控制字被寫入頻率相位數據寄存器，更新DDS的輸出頻率和相位。

3.2 混頻電路、濾波電路及AGC電路

濾波電路采用集成開關電容濾波器MAX297。該芯片外圍電路簡單，易于調試。前級接入四階Butterworth抗混疊濾波器以濾除時鐘頻率附近及其以上的信號。后級也接入低通濾波器，以濾除輸出信號的高頻分量，使波形更加平滑，電路圖如圖2所示。

混頻模塊采用ADI公司推出的寬帶、高速、電壓輸出四象限模擬乘法器AD835，最高工作頻率為250 MHz，線性度好，且外圍電路簡單，可靠性高。電路 X、Y輸入電壓范圍為-1～+1 V，精度較高，因此在前級采用AGC（自動增益控制）電路將輸入信號調理到該范圍內，AGC電路

濾波器電路

混頻電路

AGC電路

3.3 信號調理及A/D采樣模塊

信號調理電路將峰峰值為100 mV～5 V的信號調理到500 mV～5 V，分兩路放大，一路接成電壓跟隨器，一路接成同相放大器放大10倍。由于需要放大方波信號，影響輸出效果的主要參數有運放帶寬、噪聲電壓密度和擺率等，選用高速低噪聲運放THS4011，電路圖如圖5所示。

A/D采樣電路對下混頻后的信號進行采樣，然后對采樣數據進行FFT處理。由理論分析部分得知A/D采樣速率應大于256 kHz，故選用 12位串口高速模/數轉換器ADS803，采樣率為5 MSPS。輸入電壓范圍為0～5 V，電路圖如圖6所示。

4 實驗方法與結果

4.1 輸入信號動態范圍、頻率步進測試

由信號源輸入信號為[1 Vpp]的正弦波，在100 Hz～1 MHz頻率范圍內按100 Hz步進抽取足夠多的測試點，部分測試結果見表1。[1 Vpp]正弦信號的功率理論值為3.98 dBm（50 Ω）。

信號調理電路

A/D采樣電路

輸入信號頻率動態范圍及頻率步進測試數據

[輸入頻率 /kHz＼0.1＼1＼10＼10.1＼100＼1 000＼實測頻率 /kHz＼0.1＼1＼10＼10.1＼100＼1 000＼實測功率 /dBm＼3.89＼3.89＼3.89＼3.90＼3.89＼3.90＼]

由信號源輸入信號頻率為10 kHz的正弦波，在100 mV～5 V幅度范圍內隨機抽取足夠多的測試點，部分測試結果

輸入信號電壓動態范圍測試數據

[輸入幅度 /V＼0.1＼0.5＼1＼2＼5＼理論功率 /dBm＼-16.02＼-2.04＼3.98＼10.00＼17.96＼實測功率 /dBm＼-16.09＼-2.07＼3.89＼9.95＼17.96＼]

4.2 方波信號頻譜測試

由信號源輸入信號為[1 Vpp]的方波，在100 Hz～1 MHz頻率范圍內隨機抽取足夠多的測試點，測量并顯示頻譜。部分測試結果

4.3 正弦調幅信號頻譜測試

由信號源輸入調幅波信號，調制波頻率1～10 kHz以1 kHz步進，載波頻率10～100 kHz以1 kHz步進可調，深度10%～100%以10%步進可調，幅度為1 V。在此范圍內隨機抽取足夠多的測試點，測量其頻譜以及調制深度，并觀察其頻譜變換是否明顯。測量數據

/dBm＼0.5＼0.1＼0.1＼-2.95＼-2.89＼-12.50＼-12.43＼1＼1＼1＼3.08＼3.00＼-6.48＼-6.58＼5＼10＼10＼17.05＼16.84＼7.50＼7.24＼]

5 結 語

由測量結果可知，系統頻率測量無誤差，頻譜準確度優于5%，刷新時間為1 s。誤差的主要來源有混頻器的非線性失真會產生新的頻率分量；采樣時鐘的頻率穩定度和準確度不夠導致非同步采樣，從而引起頻譜泄露；放大電路的增益誤差，由于運放自身存在輸入失調電壓以及電阻元件值與理想值間存在誤差，會對信號的幅度測量產生影響；本振信號的頻率穩定度會影響輸出頻譜的抖動程度；A/D轉換引入誤差。

系統在所有指標和功能上都滿足設計要求。利用示波器顯示頻率范圍為100 Hz～1 MHz，步進為100 Hz，幅度范圍為100 mV～5 V的正弦、余弦和方波的頻譜。能顯示調幅信號頻譜圖，測量其調制深度。系統將超外差與快速傅里葉變換方法相結合，具有測量時間快、頻帶范圍寬、頻率分辨率高、測量精度高的優點，并實現了頻譜存儲與回放功能。

參考文獻

[1] RS.頻譜分析儀原理[M].北京：電子工業出版社，2002.

[2] 班萬榮.頻譜分析儀的原理與發展[J].現代電子技術，2005，28（7）：130?132.

[3] 黃根春，陳小橋，張望先.電子設計教程[M].北京：電子工業出版社，2007.

[4] 夏宇聞.Verilog數字系統設計教程[M].北京：北京航空航天大學出版社，2008.

[5] 夏宇聞.數字系統設計：Verilog實現[M].北京：高等教育出版社，2006.

[6] 劉桂華.FFT實時譜分析系統的FPGA設計與實現[J].電子技術應用，2005，31（4）：65?67.

[7] 李朝青.單片機原理與接口技術[M].北京：北京航空航天大學出版社，2003.

[8] 陳尚松.電子測量與儀器[M].北京：電子工業出版社，2005.

[9] AD. AD603 lownoise variable?gain amplifier [M]. US： AD， 2006.

[10] 董尚斌，代永紅.電子線路[M].北京：清華大學出版社，2006.