999精品在线视频,手机成人午夜在线视频,久久不卡国产精品无码,中日无码在线观看,成人av手机在线观看,日韩精品亚洲一区中文字幕,亚洲av无码人妻,四虎国产在线观看 ?

一種基于虛擬儀器技術的任意波形發生器

2013-03-11 10:49:38王水魚馮曉靖
網絡安全與數據管理 2013年18期

王水魚,馮曉靖

(西安理工大學 自動化與信息工程學院,陜西 西安710048)

傳統的信號發生器采用模擬電路技術[1],由分立元件構成振蕩電路和整形電路來產生各種波形。采用這種技術的波形發生器電路結構復雜、體積龐大、穩定度和準確度較差,難以產生較為復雜的波形信號。虛擬儀器[2]的出現是儀器發展史上的一場革命,代表著儀器發展的最新方向和潮流,是信息技術的一個重要領域。本文的主要工作是結合虛擬儀器技術進行任意波形發生器的研究與設計。

1 DDS基本原理

DDS的基本原理是利用采樣原理,然后根據查表產生波形。一個完整的DDS原理如圖1所示。

圖1 DDS原理圖

其電路一般包括基準時鐘、相位累加器、波形存儲器、D/A轉換器和低通濾波器(LPF)[3]。每來一個時鐘脈沖fclk,就送入相位累加器一個頻率控制字X。相位累加器包括一個N位加法器和一個累加寄存器,N位加法器將頻率控制字X與相位累加寄存器寄存輸出的累加相位數據相加,把X與反饋的累加器輸出端的相位數據之和再次送至累加寄存器的輸入端。而相位累加器模塊中的累加寄存器在上一系統時鐘信號周期作用下一方面將已經存儲在寄存器中的相位數據反饋到相位累加器中加法器的其中一個輸入端,以便加法器將其用于在下個時鐘信號的作用下繼續與控制模塊發出的頻率控制字X相加;另一方面,將這個數據作為相位累加器的輸出值送入波形存儲器按照相位查找表查找,并由波形存儲器輸出。最后,波形存儲器的輸出結果經數/模轉換(D/A Converter)和低通濾波器(Low Pass Filter)[4-5]的濾波將其轉換成所需要的模擬波形。相位累加器在時鐘的作用下,連續不斷地進行頻率控制字的線性累加,直至滿量時產生溢出,這樣就完成了一個周期,也是DDS合成信號的一個頻率周期。

DDS的輸出頻率由頻率控制字X決定。輸出頻率與系統時鐘的關系為:

離散樣本的個數由相位累加器位數N決定,可以看出在參考時鐘頻率SYSCLK不變的情況下,通過改變頻率控制字X就可以改變輸出波形的頻率,并且當頻率控制字X=1時DDS的輸出頻率最小。因此,DDS輸出分辨率與相位累加器位數N之間的關系為:

2 系統整體設計方案

圖2 系統整體設計方案框圖

本設計系統整體框圖如圖2所示。LabVIEW[6]上位機界面主要實現波形的選擇調整和繪制,即實現對基于FPGA的下位機硬件部分的控制。基于FPGA的下位機硬件部分主要包含了DDS模塊以及外圍電路部分。其工作過程如下:LabVIEW上位機負責波形的選擇和調整,當產生固定波形時,LabVIEW上位機將所選擇的波形種類和頻率范圍傳輸給FPGA器件生成的NiosⅡ內核,由NiosⅡ首先向相位累加器模塊輸出頻率控制字,相位累加器通過頻率控制字的累加輸出至波形存儲器中進行波形尋址,將尋址到的波形輸出送入數據選通器[7-8]。NiosⅡ同時向數據選通器送出一個數據選通信號,數據選通器根據選通信號決定輸出波形的種類,然后將確定要輸出的波形數據送入幅度控制電路,幅度控制電路根據NiosⅡ送來的幅度控制數據對波形數據進行幅值調整然后送入DAC與運放電路,經過變換后輸出。如需產生任意手繪波形,則波形數據直接由NiosⅡ內核送至數據選通器,經選擇幅度變換和D/A轉換后輸出。

2.1 FPGA硬件電路部分整體結構設計

系統硬件主要由PLL鎖相環[9]、MY CPU微控制器(Nios II)、波形數據ROM存儲器、相位累加器等核心部分以及外圍電路(包括數/模轉換、放大和通信模塊等)組成。Nios II處理器用于與上位機LabVIEW進行通信、控制輸出選通器、寫任意波形數據至緩存器并輸出,以及調整頻率控制字、幅度控制字等;波形存儲器用于存儲正弦波、方波和三角波的波形數據;相位累加器是DDS的核心部分,由兩個模塊構成,分別是一個移位寄存器和一個累加器;輸出選通器用于選擇將要輸出的波形信號形式(正弦波、方波、三角波或任意波形)。

配置方面采用了JATG+AS的配置方法[10],其好處是可以在調試和設計階段先用JTAG方式調試編寫的程序,待最終驗證所有的程序已經完好無誤后,再使用AS模式把已經修改好的程序下載寫入到配置芯片里去。此處用到了一塊EPCS4SI8N芯片對其進行配置,配置芯片以及兩種配置連接如圖3所示。

2.2 上位機軟件設計

LabVIEW上位機主面板設計如圖4所示。可以看出,主程序面板上提供了波形選擇、頻率調節、幅度調節等功能,其中波形選擇包括了正弦波、方波和三角波以及手工波形繪制;頻率調節支持上下箭頭和手工輸入;幅度調節支持上下箭頭調節。

在波形繪制界面中,使用者可以通過鼠標點擊在波形繪制面板上進行手工繪制。手工繪制波形時,使用者按鼠標左鍵不放,在面板左側的空白區域進行繪圖,右側第一個窗口按照使用者繪制的鼠標圖像進行采樣取值,顯示采樣點以及采樣數據,繪制完成后點擊停止。手繪波形功能的程序框圖如圖5所示,手繪波形的過程中定義了鼠標左鍵點擊、鼠標移動、鼠標松開等幾個用戶事件。

圖3 FPGA配置圖

圖4 主面板

圖5 手繪波形功能的程序框圖

3 調試及實驗結果

通過下位機輸出端連接示波器顯示產生的三種固定波形(正弦波、方波、三角波)和任意手繪分別如圖6~圖9所示。

圖6 正弦波

圖7 方波

圖8 三角波

圖9 任意手繪波

4 結果分析

信號源的主要指標為頻率指標,包括最大輸出頻率和頻率分辨率。經過對不同狀態下不同波形的數據采集,得出表1所示的波形數據表格。

表1 設定頻率與輸出頻率

經過表格數據計算,輸出信號的平均精度為0.004 065 76%,最大輸出頻率為5 MHz,且在信號頻率大于5 MHz后失真嚴重。

[1]陳永泰,潘志浪.基于FPGA的DDS信號源設計[J].電子元器件應用,2007,9(9)∶45-47.

[2]黃軼程.采用虛擬儀器技術的任意波形發生器的研制[D].南京:東南大學,2005.

[3]俞一鳴,唐薇,陸曉鵬,等.Altera可編程邏輯器件的應用與設計[M].北京:機械工業出版社,2007.

[4]王誠,吳繼華,范麗珍,等.Altera FPGA/CPLD設計(基礎篇)[M].北京:人民郵電出版社,2005.

[5]王偉,趙吉祥.基于FPGA+DDS的控制設計[J].國外電子元器件,2008(6)∶13-15.

[6]王呈貴,徐以濤.高分辨率DDS的FPGA設計[J].解放軍理工大學學報,2003,4(4)∶20-22.

[7]豆衛敏.基于全數字鎖相環的時間數字轉換器的研究[D].杭州∶浙江工業大學,2009.

[8]夏瀑.基于分布式算法的FIR濾波器設計及FPGA實現[D].大連∶大連海事大學,2008.

[9]Altera.Cyclone II devise handbook[Z].2008.

[10]EDA先鋒工作室,王誠,蔡海寧,等.Altera FPGA-CPLD設計(基礎篇)[M].北京:人民郵電出版社,2011.

主站蜘蛛池模板: 亚洲成a人片在线观看88| 老司机精品久久| 亚洲首页在线观看| 精品一区二区三区自慰喷水| 精品视频一区在线观看| 免费观看国产小粉嫩喷水| 免费看的一级毛片| 99re这里只有国产中文精品国产精品 | 国产a v无码专区亚洲av| 99久久国产自偷自偷免费一区| www亚洲天堂| 久久中文字幕2021精品| 国产a在视频线精品视频下载| 久久久久亚洲精品无码网站| 国产精品久久久久久影院| 亚洲经典在线中文字幕| 天天综合色网| 亚洲精品第一页不卡| 91精品免费久久久| 国产美女丝袜高潮| 国产成人综合在线观看| 中文字幕av一区二区三区欲色| 久久久久国产精品嫩草影院| 欧美a级完整在线观看| 有专无码视频| 日韩乱码免费一区二区三区| 国产精品va免费视频| 美女国内精品自产拍在线播放| 国产剧情无码视频在线观看| 熟女日韩精品2区| 国产黄在线观看| 国产麻豆aⅴ精品无码| 欧美精品亚洲精品日韩专| 69视频国产| 日韩成人午夜| av在线无码浏览| 日韩欧美国产综合| 婷婷丁香在线观看| 最新国产麻豆aⅴ精品无| 人妻中文字幕无码久久一区| 亚洲熟妇AV日韩熟妇在线| 992tv国产人成在线观看| 国产尤物在线播放| 人妻一本久道久久综合久久鬼色| 成年网址网站在线观看| 亚洲中文字幕久久精品无码一区| 国产 在线视频无码| 国产免费高清无需播放器| 亚洲日本中文字幕乱码中文| www.99精品视频在线播放| 精品人妻无码中字系列| 91蝌蚪视频在线观看| 国产精品爽爽va在线无码观看| 欧美国产另类| 久久性视频| 精品久久久久久成人AV| 无码粉嫩虎白一线天在线观看| 欧美一道本| 色老二精品视频在线观看| 国产99热| 91福利国产成人精品导航| 国产精品亚洲片在线va| 国产在线日本| 亚洲无码高清免费视频亚洲 | 国产精品成| 欧美精品亚洲日韩a| 狠狠色噜噜狠狠狠狠色综合久| 国产不卡在线看| 色噜噜综合网| 一边摸一边做爽的视频17国产 | 久久夜夜视频| 精品国产成人三级在线观看| 成年女人a毛片免费视频| 亚洲精品无码AV电影在线播放| 久热精品免费| 国产精品久久精品| 亚洲av无码久久无遮挡| 亚洲V日韩V无码一区二区| 免费人成视网站在线不卡| 亚洲系列无码专区偷窥无码| 日韩人妻无码制服丝袜视频| 欧美成人免费|