全數字跟蹤接收機的設計與實現

施勝浦

（中科院對地觀測與數字地球科學中心 北京 101512）

隨著軟件無線電技術和全數字接收機技術的迅速發展[1]，以及現場可編程門陣列FPGA規模的不斷壯大，用FPGA實現中頻數字跟蹤接收機已經成為必然的趨勢。本文設計的中頻跟蹤接收機中包括了A/D變換，數字正交混頻以及數字濾波等模塊。主要的功能模塊分為中頻接收模塊和誤差信號提取模塊。

經過測試，系統能夠完成單脈沖跟蹤體質天線的自動跟蹤任務，實現了對中頻調幅信號的采樣，下變頻，解調等功能。系統結構簡單，體積小，成本低，有良好的通用性。

1 總體設計

自動跟蹤接收系統是遙感衛星地球站的一個組成部分，它接收來自天線的衛星數據信號（和信號）和角度誤差信號（差信號）經變頻，濾波，放大，檢波，解調后向伺服系統提供所需要的角度誤差信號，控制天線的方位軸，俯仰軸和方位軸向角度誤差小的方向轉動，實現對目標的跟蹤。

其中中頻接收本分完成差信號的幅度檢波輸出視頻信號和信號強度的提取，誤差信號提取模塊完成角度誤差信號的解調，斜率補償、相位補償和時分信號的輸出。

2 數字中頻接收機設計

數字中頻接收機包括中頻采樣、A/D變換、數字AGC、數字下變頻、AM檢波等。原理框圖如圖1所示。

圖1 數字中頻跟蹤接收機原理圖Fig.1 Digital IF track receiver diagram

中頻信號經過一個大動態壓控放大器、中頻低噪聲限幅放大器和一個抗混疊帶通濾波器進入A/D采樣，采樣后的數據進入FPGA計算，輸出AGC信號和基帶信號進入下一級。數據在FPGA中完成數字下變，CIC抽取濾波，FIR低通濾波，AM檢波，數字AGC等計算。

2.1 中頻采樣和A/D變換

本文提到的中頻數字跟蹤接收機是70 MHz中頻信號輸入，信號帶寬為12 MHz。輸入信號經抗混疊濾波器后，進行A/D采樣。采用欠采樣的方法來求的適合的采樣率[2]。根據通帶采樣定理，采樣率必須滿足一下條件：

其中，fs是采樣頻率，fh、fl分別是信號的上、下限頻率，BW=fh－fl是信號帶寬，m為正整數，可去的值分別為：2～6。

可見，最低采樣率可以取到25.3～25.6之間，但是采樣率太低會給濾波器的設計帶來難度。最后根據Heisenberg不定性原理來估計采樣率與分辨率的關系，以及采樣率與分辨率對信噪比，ADC動態范圍的影響，計算最佳采樣率 （正交采樣）[3]選擇采樣頻率fsopt=56 MHz，分辨率為16位。

2.2 數字下變頻的實現

用56 MHz的采樣頻率對70 MHz的信號進行采樣，帶通采樣相當于將信號以56 MHz的間隔進行頻譜搬移，所以采樣后的信號，只需要下變頻14 MHz就可以得到基帶信號。采樣后的調幅信號與數字本振頻率為14 MHz的正余弦信號進行數字混頻，產生同相和正交兩路基帶信號。同相分量中含有基帶分量和二次諧波分量，只要通過低通濾波器就可以得到基帶分量。正交分量中只包含二次諧波分量，通過低通濾波器可已完全濾除。為了節約系統資源，所以設計NCO只需要產生同相分量。選擇固定系數法來產生正弦信號和余弦信號，避免由于相位截短帶來的誤差。正交本振詳細取值如下：

cos（0）=1； cos（0.5π）=0； cos（π）=-1； cos（1.5π）=0；

sin（0）=0； sin（0.5π）=1； sin（π）=0； sin（1.5π）=-1。

本振信號的幅度值只有{0，1，-1}，用Verilog編程實現直接與ADC輸出相乘實現混頻，這種方法實現數字本振信號精度非常高。

數字下變頻部分設計的運算都集中在數字濾波部分，為減少運算首先對I、Q信號進行CIC抽取。CIC濾波器是一種基于零極點相抵消的FIR濾波器[4]。本文設計是一個5級級聯32倍抽取CIC濾波器，包括5級積分器，10倍抽取器和5級梳狀濾波器。它們分別用累加器、序列變換和減法器用Verilog編程實現。

最后通過一個32階的FIR低通濾波器:通帶截止頻率為0.6 MHz，阻帶起始頻率為1.2 MHz。用 MATLAB的Smuilink的數字信號處理工具計算濾波器系數[6]。比較抽取前后的濾波器以及資源占用情況。很明顯抽取后的FIR低通濾波器要優于抽取前的，如果要在高采樣率下達到抽取后的效果，就需要濾波器有個高的階數，從而占用更多的資源。

圖2 不同采樣率下相同階數FIR濾波器對比圖Fig.2 Different sampling rates of the same order of FIR filter comparison diagram

2.3 包絡檢波

2.4 數字AGC設計

為保證中頻接收機中ADC的動態范圍和精度，要求AGC的動態范圍大，即從可變增益放大器的輸出中提取幅度并反饋控制其增益，使輸出信號電平基本保持恒定且不溢出。可控增益范圍和時間常數是AGC的兩個重要指標。由于低軌衛星的發展和天線的單脈沖跟蹤體質要求跟蹤接收機的動態范圍要在70 dB以上，模擬AGC很難達到如此高的要求。本文中要求跟蹤接收機采用兩級AGC，動態范圍在100 dB以上[7]，時間常數在100 ms一下可調。設計如圖3所示。

圖3 數字AGC框圖Fig.3 Digital AGC Block diagram

圖3是一種數字AGC的方框圖，它采用了模擬和數字增益兩級A GC控制。接收到的中頻信號經電壓控制的可控放大器放大進入A/D采樣，采樣后輸入數字信號處理器，經過AGC1系統產生中頻放大器控制電壓，AGC1的作用是使輸入信號的峰-峰值限制在ADC的最大允許電壓之內，防止輸入采樣的ADC溢出。數字放大器的增益由軟件AGC2控制，使輸出的信號電平恒定。

設AGC1的閾值電壓設為E，信號輸入值設為x（n）·|x（n）|＞E 時，放大倍數 Gn偏大，需減小放大倍數，當|x（n）|＜E時，放大倍數 Gn偏小，需增大放大倍數。 如果|x（n）|＞E時，則Gn增益在上升時間內應該下降，即降低增益應:ΔG=20（log|x（n）|-logE）dB 因此每一個樣點增益應下降 20 （log|x （n）|-logE）/N，其中N與AGC的時間常數有關，N=上升時間（或釋放時間）×抽樣頻率。假設AGC1的總增益控制量為a，單位為dB， 電壓變化范圍為 b 則有單位為V，則AGC1電壓在每一個樣點應增加，將（2）式整理，令變量，這是與AGC的時間常數。AGC2的算法與AGC1相似。下圖給出了AGC2的算法實現框圖如圖4所示。

圖4 數字AGC原理圖Fig.4 Digital AGC diagram

門限判決模塊的作用是限制加減計數器控制信號的波動，防止環路振蕩。其內部設有2個門限，2個門限之間的范圍即為AGC輸出信號的波動范圍。為了防止AGC發生振蕩，該范圍應該在滿足解調要求的動態范圍條件下足夠寬，而不是1個恒定不變的電平值。該模塊首先對來自包絡檢波模塊的信號進行截位處理，以便與16位門限進行比較，判決過程與外部AGC相似。根據指標要求，數字AGC控制范圍為30 dB，系統調整步進量為0.1 dB，所以查找表地址設計為64位即可滿足要求。環路增益步進量控制信號是濾波器輸出信號電平的非線性函數。假設估計的輸入信號電平過低或過高，計數器的步進量按標度給出，以降低AGC的增益調整時間，在這個時間內使信號調整到門限判決模塊的兩門限之間。步進量設置為非線性，是為了防止當信號接近最佳工作點時發生環路振蕩。當信號電平接近最佳電平范圍時，增益調整的步進量減小，以確保整個環路的穩定性。

加減計數器模塊的作用是根據輸入信號與最佳的接收信號之間的差值，對輸入信號進行反向補償。

3 誤差信號提取模塊設計

誤差信號提模塊接收跟蹤接收機的AGC信號，和視頻信號。首先將視頻信號解調成方位、俯仰誤差信號，將誤差電壓補償后，再將AGC和角度誤差信號進行編碼送給伺服系統。此外誤差信號提模塊還向饋源輸送一個時分開關信號。具體框圖如圖5所示。

圖5 自動跟蹤模塊原理圖Fig.5 Autotrack module diagram

時分解調部分是利用時分信號將視頻信號解調出方位誤差電壓和俯仰誤差電壓。兩路誤差信號再進行相位補償，也就是抵消和差信號相位差或和差饋源中心波束不重合導致的相位誤差。最后在進行進行斜率調整，也就是靈敏度調整。系統將兩個補償值存在寄存器中，以便跟蹤不同頻率目標時調用。

4 硬件設計

本設計包括數字中頻模塊、自動跟蹤模塊、電源保護、接口電路等。其中VGA采用AD8362，中頻低噪聲放大器采用AD6630、抗混疊濾波器采用.mini-circuits公司的LC型無源帶通濾波器，帶寬為12 MHz。ADC采用MAX15988、FPGA采用Xilinx公司的Spartan II并采用Verilog語言在ISE 13.0環境下編程。整個系統采用地址總線和數據總線相連，配有高低位的EEPROM、NVRAM和SRAM。電源保護電路采用MAX695。系統的自動跟蹤部分增加了模擬中頻接收機接口，分別用ADC12062和MAX186將模擬視頻信號和模擬AGC信號直接接入自動跟蹤模塊。輸出接口采用DB9接口RS-232和RS-422輸出。本文中的設計已經成功的運用在地面站的跟蹤系統中，并且性能穩定。下圖為輸出到伺服系統的編碼信號。

圖6 輸出伺服編碼Fig.6 Output servo code

5 結 論

基于軟件無線電的全數字跟蹤接收機設計采用FPGA為主要器件，實現了系統要求的功能，滿足了系統指標。數字信號不存在溫漂、增益變化和直流電壓偏置，很少需要校準。較模擬跟蹤接收機動態范圍大，精度高，誤差小，而且結構簡單、體積小。采用FPGA設計較集成IC靈活性高，成本低。該跟蹤接收機適應性強，控制方便，用途非常廣泛。

[1]Rohde U L，Whitaker J C.Communications Receivers DSP，Software Radios，and Design （Third Edition）[M].北京：人民郵電出版社，2003.

[2]汪敏，肖斌.基于FPGA的數字中頻系統設計[J].通信技術，2011，01（44）:29-31.WANG Min，XAO Bin.Design of digital IF system based on FPGA[J].Communications Technology，2011，1（44）:29-31.

[3]Pellon L E.A double nyquist digital product detector for quadrature sampling[J].IEEE Transactions on Assp，1992，40（7）:1670-1680.

[4]謝白玉，楊士中，張承暢.基于FPGA的CIC濾波器的設計[J].計算機仿真，2009，26（8）:323-325.XIE Bai-yu，YANG Shi-zhong，ZHANG Cheng-chang.Design of cascade integrator comb filter based on FPGA[J].Computer Simulation，2009，26（8）:323-325.

[5]U.Meyer-Baese著，劉凌 譯.數字信號處理的FPGA實現[M].3版.北京：清華大學出版社，2011.

[6]張月紅，王馬華，朱霞.基于FPGA的FIR數字濾波器的優化設計[J].現代電子技術，2011，34（14）:44-46.ZHANG Yue-hong，WANG Ma-hua，ZHU Xia.Optimal design of FIR digital filter based on FPGA[J].Modern Electronics Technique，2011，34（14）:44-46.