一種基于0.18um工藝低壓高精度帶隙基準(zhǔn)電壓源設(shè)計(jì)

鄧森洋, 張 力, 陳 祝

(成都信息工程學(xué)院通信工程學(xué)院,四川成都610225)

0 引言

傳統(tǒng)的帶隙基準(zhǔn)電路存在很多問題,在溫度系數(shù)(TC)、功耗、電源抑制比(PSRR)等方面無法達(dá)到現(xiàn)今集成電路設(shè)計(jì)的要求。近幾年針對這些問題,很多國內(nèi)外學(xué)者從溫度系數(shù)、PSRR、功耗、精度等方面進(jìn)行改進(jìn),取得了十分不錯的進(jìn)展[1]。帶隙基準(zhǔn)源電路的進(jìn)一步改進(jìn)和完善,將朝著能夠同時(shí)滿足低功耗、低溫度系數(shù)、高PSRR、低噪聲,以及低電源電壓等要求發(fā)展[2]。

目前通過一些高階溫度補(bǔ)償技術(shù),帶隙基準(zhǔn)電壓源的溫度系數(shù)可以小于1ppm/℃[3-5]。通過加入?yún)⒖茧妷涸碵3]、預(yù)校準(zhǔn)電路[4]、誤差放大器[5]、共源共柵電流鏡[6]等電路,可以使電源抑制比達(dá)到90dB以上,不過電路都較復(fù)雜。有人設(shè)計(jì)了一種無電阻、工作在亞閾值區(qū)的低功耗、小面積的CMOS電壓基準(zhǔn)源,功耗僅為217nW,但溫度系數(shù)較大[7]。文中主要分析一階溫度補(bǔ)償電路,考慮實(shí)際電路中電阻的溫度系數(shù)不為零這一因素,在不影響其他參數(shù)性能的條件下進(jìn)一步降低帶隙基準(zhǔn)電壓溫度系數(shù)。從而實(shí)現(xiàn)結(jié)構(gòu)簡單的低壓高精度帶隙基準(zhǔn)電壓源。

圖1 帶隙基準(zhǔn)整體電路

1 電路設(shè)計(jì)

設(shè)計(jì)的帶隙基準(zhǔn)電路如圖1所示。將其劃分為7個(gè)模塊。模塊1:帶隙基準(zhǔn)源的核心電路;模塊2:帶隙基準(zhǔn)源的電壓輸出模塊;通過調(diào)節(jié)輸出端電阻R3的大小,可以改變基準(zhǔn)輸出電壓 VREF的大小;模塊3:帶隙基準(zhǔn)源的自啟動電路;模塊4:帶隙基準(zhǔn)源的電流輸出模塊,利用電流鏡的原理,通過調(diào)節(jié) M19和 M20管的寬長比,可以改變基準(zhǔn)輸出電流 IREF0和 IREF1的大小;模塊5和模塊6:電阻陣列;模塊7:電容耦合負(fù)反饋PSRR增強(qiáng)電路。

1.1 帶隙基準(zhǔn)內(nèi)運(yùn)放電路

將圖2中電路劃分為3個(gè)模塊。模塊1:電流鏡,作用是引用帶隙基準(zhǔn)內(nèi)部的電流基準(zhǔn) IREF0給運(yùn)放提供偏置,進(jìn)一步減小運(yùn)放隨溫度的影響,降低了電路的工作電流并節(jié)省了元件[6];模塊2:第一級放大電路,帶有源電流鏡負(fù)載的差分放大器,運(yùn)放的差分輸入對管選擇PMOS,可以降低最小工作電源電壓,比使用NMOS做輸入對管具有更大的輸入范圍;模塊3:第二級放大電路,共源放大電路,提高增益和輸出擺幅。Cc為密勒補(bǔ)償電容,提供頻率補(bǔ)償,保證電路穩(wěn)定工作[8]。

圖2 帶隙基準(zhǔn)內(nèi)運(yùn)放電路

圖3 帶隙基準(zhǔn)核心電路

1.2 帶隙基準(zhǔn)核心電路

圖1模塊1中的電路是帶隙基準(zhǔn)核心電路[1],與圖3電路相同,僅電阻R2變換為圖1模塊5、6。

如圖3所示。輸出基準(zhǔn)大小可以任意調(diào)節(jié),從而降低電源電壓。當(dāng)運(yùn)放處于深度負(fù)反饋時(shí),A與B兩點(diǎn)電勢相等。

流過R1的電流就是與絕對溫度成正比(PTAT)電流可知

流過R2的電流與 VBE成正比可知

由基爾霍夫定律得

調(diào)節(jié)電阻R1、R2大小,使 VREF的溫度系數(shù)為零,調(diào)節(jié)電阻R3大小來調(diào)整輸出基準(zhǔn)電壓的大小。

1.3 自啟動電路

如圖1模塊3,就是自啟動電路。該電路僅在上電瞬間起作用,帶隙基準(zhǔn)正常工作時(shí)停止作用。接通電源瞬間 M15管和 M16管飽和導(dǎo)通,M18管柵壓被上拉為高電平而導(dǎo)通,此時(shí) M18管 VDS下降,使 M14管柵壓下降,M14管導(dǎo)通,提供了從 VDD經(jīng)M14和R4到地的電流通路,使帶隙基準(zhǔn)正常工作。由于R4的存在,有電流流過R4,使M17管柵壓上升而導(dǎo)通,M17管 VDS下降,導(dǎo)致 M18管柵壓下降而關(guān)斷,自啟動電路停止作用。

1.4 電容耦合負(fù)反饋電路

如圖1模塊7,就是電容耦合負(fù)反饋PSRR增強(qiáng)電路[9]。M21管做電容使用,將電源噪聲同相耦合到電流鏡M11、M12、M13的柵端,使電流鏡管的源端和柵端的噪聲呈同相變化。這相當(dāng)于對PMOS電流源管引入了源極負(fù)反饋,穩(wěn)定MOS管的過驅(qū)動電壓。

1.5 電阻陣列

圖1電路中各元件采用TSMC0.18um工藝庫中的元件。PMOS選用pmos2V,NMOS選用nmos2V,電阻選用rphpoy,電容選用mimcap。為了電阻的匹配性更好,整個(gè)帶隙基準(zhǔn)電路中的電阻全部用一個(gè)阻值的電阻(稱為基準(zhǔn)電阻)通過串聯(lián)或并聯(lián)的方式得到。例如,基準(zhǔn)電阻為3K,那么,9K的電阻可以通過3個(gè)基準(zhǔn)電阻串聯(lián)得到。若電阻中含有小數(shù),那么也是通過基準(zhǔn)電阻的串聯(lián)和并聯(lián)的方式實(shí)現(xiàn)。文中,電阻 R1作為基準(zhǔn)電阻,R2、R3和R4通過R1的不同組合得到。圖1模塊5和模塊6是圖3電路中電阻R2的變換結(jié)構(gòu)。同理,電容也如此變換。電容C1和C2可以有效濾出電源中的噪聲。

2 數(shù)學(xué)建模分析

如圖3,假設(shè)輸出端電流(I3=I1+I2)和輸出端電阻R3是關(guān)于溫度 T多項(xiàng)式之和。

由歐姆定律可知,輸出基準(zhǔn)電壓 VREF為

由式(7)可知,VREF是關(guān)于溫度T的多項(xiàng)式表達(dá)式。高階溫度補(bǔ)償就是要使這些系數(shù)為零,即

3 電路調(diào)參思路

通過前面分析可知:只要選擇合適的輸出端電阻和輸出端電流隨溫度的表達(dá)式滿足式(8),就能夠減小在實(shí)際電路中電阻溫度系數(shù)影響帶隙基準(zhǔn)源輸出精度的程度。從而進(jìn)一步降低帶隙基準(zhǔn)電壓源的溫度系數(shù)。具體調(diào)參思路如下:

(1)改變輸出端電阻R3的大小可以改變R=B2T2+B1T+B0中各項(xiàng)系數(shù)的大小。

(2)改變R2/R1的大小可以改變電流 I=A2T2+A1T+A0中各項(xiàng)系數(shù)的大小。

(3)反復(fù)使用上面兩個(gè)步驟,最終使式(8)成立。

當(dāng)然,很難實(shí)現(xiàn)式(8)的絕對成立。不過滿足式(8)的程度越高,基準(zhǔn)電壓 VREF的溫度系數(shù)越低。

4 仿真結(jié)果及分析

根據(jù)以上分析,可以確定電路的器件尺寸,在TSMC 0.18um工藝下,采用典型的Cadence Spectre仿真工具進(jìn)行仿真,其結(jié)果分別如圖4～6所示。

圖4 VREF隨溫度變化曲線

圖5 電源抑制比曲線

取電源電壓為1.8V,在0～140℃對 VREF進(jìn)行溫度掃描,仿真結(jié)果如圖4。在 0～140℃,VREF從783.482mV到783.55mV,變化了68uV。在0～140℃,溫度系數(shù)TC=0.62ppm/℃。

在電源電壓中添加AC分量為1V,然后對 VREF進(jìn)行交流分析,頻率為1Hz～1GHz,便可得電源抑制比(PSRR)曲線,如圖5所示,在低頻時(shí)PSRR=-66.9dB,當(dāng) f=1KHz時(shí)PSRR=-52.6dB。

將電源電壓 VDD設(shè)置為一個(gè)變量,然后對 VDD進(jìn)行直流掃描,得 VREF隨 VDD變化的曲線,由圖6所示,帶隙基準(zhǔn)電路在電源電壓為1.09V時(shí)達(dá)到了穩(wěn)定的輸出。因此,該電路的最小工作電源電壓約為1.1V。

結(jié)果分析:當(dāng)圖1電路正常工作時(shí),先通過Cadence軟件采集 I3和 R3關(guān)于溫度T曲線上的點(diǎn),再通過MATLAB軟件擬合出 I3和 R3關(guān)于溫度 T的表達(dá)式,為了求解方便,只考慮溫度的二階(即n=2),再結(jié)合式(5)和式(6)驗(yàn)證式(8)。

I3和R3的表達(dá)式為:

圖6 VREF隨 VDD變化曲線

驗(yàn)證式(8)結(jié)果如下:

由此可知,I3具有正溫度系數(shù),R3具有負(fù)溫度系數(shù),二者乘積便進(jìn)一步降低了 VREF的溫度系數(shù)。

5 結(jié)論

通過高階溫度補(bǔ)償技術(shù),目前國內(nèi)帶隙基準(zhǔn)溫度系數(shù)最低可達(dá)0.3ppm/℃[4]。一階補(bǔ)償?shù)膸痘鶞?zhǔn)的溫度系數(shù)一般大于10ppm/℃,高階補(bǔ)償后的溫度系數(shù)也很難小于1ppm/℃且電路都很復(fù)雜。設(shè)計(jì)了一種基于0.18um工藝低壓高精度帶隙基準(zhǔn)電壓源,采用電流模結(jié)構(gòu)。在調(diào)參過程中考慮了電阻的溫度系數(shù),從而進(jìn)一步降低了帶隙基準(zhǔn)電壓源的溫度系數(shù),實(shí)現(xiàn)了結(jié)構(gòu)簡單的低壓高精度帶隙基準(zhǔn)電壓源。

致謝:感謝成都信息工程學(xué)院科研基金教改項(xiàng)目(Y20093)對本文的資助

[1] 辛新鵬,李冬,王志華.CMOS帶隙基準(zhǔn)源研究現(xiàn)狀[J].微電子學(xué),2008,38(1):57-63.

[2] 吳文蘭,刑立東.帶隙基準(zhǔn)源的現(xiàn)狀及其發(fā)展趨勢[J].電子設(shè)計(jì),2010,26(6-2):186-188.

[3] 胡佳俊,陳后鵬,蔡道林,等.高電源抑制比低溫漂帶隙基準(zhǔn)源設(shè)計(jì)[J].微電子學(xué),2012,42(1):34-37.

[4] 來新泉,張莎莎,袁冰,等.一種高精度分段曲率補(bǔ)償帶隙基準(zhǔn)電壓源[J].華中科技大學(xué)學(xué)報(bào)(自然科學(xué)版),2010,38(12):40-43.

[5] 張萬東,陳宏,王一鵬,等.高電源抑制比和高階曲率補(bǔ)償帶隙電壓基準(zhǔn)源[J].微電子學(xué),2011,41(1):57-60.

[6] 曾健平,鄒韋華,易峰,等.高電源抑制比帶隙基準(zhǔn)電壓源的設(shè)計(jì)[J].半導(dǎo)體技術(shù),2007,32(11):984-987.

[7] 徐冠南,賈晨,陳虹,等.一種極低功耗的CMOS帶隙基準(zhǔn)源[J].中國集成電路,2011,總(141):27-30.

[8] 畢查德·拉扎維.模擬CMOS集成電路設(shè)計(jì)[M].西安:西安交通大學(xué)出版社.

[9] 馬卓,段志奎,楊方杰,等.1.8V供電8.2ppm/℃的0.18umCMOS帶隙基準(zhǔn)源[J].國防科技大學(xué)學(xué)報(bào),2011,33(3):89-94.