基于以太網的虛擬邏輯分析儀設計

邏輯分析儀是數字時序的測試儀器，可以用來監測硬件設備工作時的電路邏輯電平，通過其可以快速解決電子產品實驗、開發、測試等過程中遇到的數字時序邏輯等方面的問題，便于用戶檢測和分析電路設計中的錯誤[1]。本文設計了一款基于以太網的虛擬邏輯分析儀，既可以用于本地端的系統測試，同時也解決了遠端測試測量的難題。

FPGA電路設計

EP2C8Q208C8芯片共含有208個管腳，除去電源部分的VCC、GND、鎖相環和配置部分占用的管腳之外，供用戶使用的I/O數量最后剩余為138個，I/O分配如表1所示。FPGA部分電路包括Bank、 I/ O模塊、PLL鎖相環電路模塊、配置電路模塊等。其中，鎖相環電路設計，導線寬度至少達到20mil，同時加上磁珠和去耦電容，增加PLL工作穩定性。

網絡通訊接口電路

ENC28J60是28引腳串行接口的太網控制器[2]，與傳統的網絡驅動芯片CS8900、RTL8019

5’d19： clk_div = 25’d0；//100MHz endcase end

網絡通訊模塊

ENC28J60模塊在本系統中采用Nios II軟核自帶的SPI內核控制器實現網絡驅動，對ENC28J60操作期間片選必須保持有效（低電平），操作結束后返回高電平。通信采用的是傳統的UDP方式，UDP（User Datagram Protocol用戶數據報協議是OSI參考模型中一種無連接的傳輸層協議，是一個簡單的面向數據報的傳輸層協議。