淺析SOC測試系統功能和資源支持

摘 要：通過對SOC設計、測試工具的分析，以及測試系統架構的分析形成一個全方位的整合，以便于更加直觀的了解SOC測試系統功能和資源支持。

關鍵字：SOC設計 并發測試 系統架構

中圖分類號：TP311.52 文獻標識碼：A 文章編號：1672-3791（2013）01（a）-0021-01

1 SOC設計和測試工具

為使并發測試概念變成現實，芯片、ATE、DFT和EDA必須共同遵從一些指導性的規則。要求SOC設計師在設計初期規劃出多重功能模塊的數量和按照并發測試要求進行模塊隔離和分割，這對后期的測試程序開發、硅芯片調試、產品測試管理、成品率提高、產品上市時間和降低成本是密切相關的。

可測性設計中需增加專門用于管理測試的工具，其主要任務是按照自動和標準化的方法將設計芯片的測試問題分割成一系列可以管理的部分。將芯片分割成一系列可測試的模塊，設計出每一個模塊的測試方法，并將其集成于一個完整的計劃中，改計劃既包括內部測試方法學，也包括外部測試方法學；計劃也應提供選取芯片中埋層功能的方法以及測試結果引出的方法；該計劃還應該提供診斷以及可能將其定位于單個的位（bit）故障。在EDA方面，應能提供芯片設計中可測性設計完備性的信息，提供芯片的在片（on-chip）測試和方片（off-chip）測試輔助等信息。

重視芯核集成結構的靈活性，以保證多重芯核的并發選擇；同樣重要的是BIST控制器的靈活性，以便于對芯片內的邏輯電路、存儲器電路和模擬電路啟動并發測試。要知道，目前的一些總線結構和BIST控制器往往限定于一個完全的時序芯核測試選擇機制，這就從根本上限制了并發選擇和并發測試。

EDA/DFT技術應用支持芯片的功率管理和熱效能評估，當多個功能模塊并發測試時，這往往成為一個重要的限制因素，有可能僅僅是由于功耗的緣故限制了同時測量模塊的數量。

配套測試工具，（1）借助于設計規則或可測性檢驗器可以再設計完結之前提供該SOC設計是否滿足并發測試需要。該檢驗器不僅可證明芯片內不同模塊之間的獨立性或不依賴性，而且可以說明有什么樣的交互依賴性，以及如何定位、隔離，可以找出任何有依賴性的模塊。（2）在一個綜合解決SOC并發測試的環境中，應該有條件給出一個能產生有效芯片測試程序的工具。該工具應該是基于此前已經建立起來的各個獨立模塊，并且支持并發測試的程序。在這樣一個程序產生后，設計師或者測試工程師將在事先即可估算測試某一模塊或一小群模塊需要多長時間。當然，如果遇到功耗問題，限制并發測試模塊數量。（3）目前的EDA工具對層次設計的支持是受到限制的，大多數設計編譯器只給出平面的設計，其中全部功能模塊被組合到一個單一的模塊中，這種方法對那些不大的硬IP實體進行并發測試是比較困難的。理論上，EDA支持并發測試，所以對現有EDA應用模型進行修改還是必需的。

2 SOC測試系統架構

支持并發測試的一個重要物質基礎就是ATE按引腳資源的獨立性。在硬件結構上，與傳統資源共享型的系統架構不同，采用各引腳具有分別獨立資源、并且分別獨立控制的按引腳測試處理器（test processor per pin）結構。按照定義，在這種結構的系統中，每個引腳都具有各自獨立的電平發生的資源。與這種具有資源獨立的硬件架構對應的就是相應軟件開發。使用軟件的方法使其具有并發測試能力，并將這種測試開發能力與調試能力一同集成到測試系統的操作系統軟件環境中。軟件環境必須包括對測試通道按端口的動態分組能力以及實現完全的測試控制能力，這其中也包括定時按端口的獨立性，同時為用戶提供以端口為基礎的SOC功能調試環境。

參考文獻

[1]時萬春.系統芯片（SOC）測試[J].電子測量與儀器時報，2004，18：10-15.

[2]L.T. Wang Martin Fisher.Concurrent Testing Races to Catch up with SOCs Integrated Communication Design （ICD），2001.