基于HardCopy技術的雷達陣面控制芯片的設計

南京電子技術研究所 徐 濤 鄭 清

目前，氣象雷達開始運用相控陣體質，需要24小時開機，所以對控制系統可靠性要求高，同時相控陣雷達控制系統功能復雜，需要專用芯片進行控制。隨著電子技術的發展與進步，電路系統的設計方法也發生了巨大的變化，基于EDA技術的芯片設計正成為系統設計的主流，集成電路向著高速度、高集成度、低功耗的系統集成方向迅速發展[1][2]。傳統的單一功能電路設計已無法滿足現代雷達的要求。具體到控制系統設計，雷達因為結構空間小、環境溫度高、電磁環境復雜，且參與控制的系統設備多、接口復雜等原因，開發具有多功能、多用途、高性能的綜合應用平臺具有重要的工程意義。

本文介紹了基于HardCopy技術的多功能控制芯片的設計：包括了控制和數據分發模塊和子控制模塊，實現了控制功能的高度集成。

1.HardCopy技術簡介[3][4]

作為電子設計的兩大主流技術，ASIC和FPGA分別針對不同的市場定位，ASIC被用于大批量的專用產品，具有良好的性價比，而FPGA雖單價昂貴，但由于其可編程性的靈活性，隱刺廣受小批量應用的青睞。隨著日漸強大的產品面市時間縮短的壓力，再加上對產品設計的快捷性和靈活性要求的提升，使得FPGA的發展勢頭強勁，但是原有FPGA固有的弱點如功耗高、速度慢、資源冗余、價格昂貴等使其在面對復雜功能設計的要求時還是會感到力不從心。因此人們開始考慮通過技術上的融合，在ASIC和FPGA之間找到一條“中間道路”，結構化ASIC可以說是這條中間道路的最成功的嘗試。Altera將其推出的結構化ASIC產品命名為HardCopy系列，它提供了從原型到批量成品的完整解決方案，讓設計者能夠應對成本和風險的上升及市場的不確定性。HardCopy器件是可編程邏輯器件的準確再現，但沒有可編程性，采用用戶專用的配置和金屬互連布線。HardCopy架構構建在HCell精細顆粒架構上，HCell可支持FPGA無縫移植，可實現ASIC技術那樣的密度、成本、性能和功耗特性，具體的成本、風險等對比情況如表一所示。本設計就是基于HardCopy技術上進行設計的。

2.控制系統的設計

2.1 控制系統功能模塊介紹

根據現在雷達的發展情況，控制系統主要是組合控制單元。組合控制單元可以大致分為以下幾部分：下行傳輸控制模塊、電源控制模塊、上行傳輸控制模塊。

圖1 組合控制單元功能模塊

圖2 控制系統芯片功能框圖

表一 三種SOC方案的比較

圖3 定時信號邏輯功能驗證時序圖

下面具體說明組合控制單元的劃分及各模塊的功能，如圖一所示：

(1)上行傳輸控制模塊：上行傳輸控制模塊用來完成上行控制、定時信號的分發傳輸功能。組合控制把接收到的光纖信號轉化為差分電信號，通過射頻電纜傳輸給下端的控制單元。

(2)電源控制模塊：電源控制模塊用以實現電源控保系統的通信功能。組合控制單元會根據上行控制指令，把相應的電源控制信號以串行通信的形式傳輸給電源控保系統，并接收相應的電源自檢信息。

(3)下行傳輸控制模塊：下行傳輸控制模塊用以保證陣面AD數據、自檢等相關信息的實時傳輸。組合控制單元在接收到控制單元的AD采樣數據和相應的電源自檢信號之后，根據相應的通信協議要求，完成所有相關數據的打包工作，并通過光纖完成下行數據的傳輸功能。

2.2 器件選型

控制芯片在FPGA原型設計階段選用ALTERA公司的FPGA芯片系列，該系列芯片有豐富的高速串行收發器，硬件乘法器也很豐富，片內RAM資源強大，可用I/O個數滿足設計需要如圖1所示。

2.3 控制芯片具體設計

組合控制模塊的具體功能描述：

該模塊主要包括指令定時輸入、本地地址管理、上行指令定時發送、下行數據傳輸和自檢等，具體功能如下：

（1）指令定時輸入

上行指令定時指令定時按設定的選擇方式，選擇相應通道的指令定時信號為有效通道。

（2）本地地址管理

該模塊包括產品序列號寫入(產品序列號寫入)、控制地址寫入(配置信息寫入)、Key地址讀取(控制地址讀取)和初始化(初始化)。

（3）上行指令定時發送

選定的指令定時信號通過Serdes通道發送。

（4）下行數據傳輸

接收Serdes通道數據，重新打包后通過光口發送給數字波束形成模塊。

（5）自檢

該模塊包括：搜集控制系統是否工作正常、本板溫度傳感器數據采集、時鐘輸入、按定時序列及地址分時通過光口下傳自檢數據、通過DSP下傳自檢數據、控自檢燈以及自檢端口輸出關鍵定時信號。

根據上面對組合控制模塊詳細劃分，該芯片的具體設計功能框圖如下圖2所示。

3.驗證實驗

對原型芯片進行功能驗證后，各項功能都能滿足系統要求，由于篇幅原因，只將定時信號功能驗證邏輯時序圖給出如圖3所示。圖中結果可以看出，給出的定時信號穩定，有序?？梢娫擁椆δ苁菨M足設計要求的。

4.結束語

基于HardCopy技術的控制芯片的設計方法新穎而靈活。本文詳細給出了控制芯片的功能框圖，具有很強的可操作性。在FPGA原型芯片上驗證芯片功能相當方便且風險小，在功能驗證完全無誤后，可無縫移植到結構化ASIC中，實現引腳相同、功能等價的結果，達到高效、低成本和小型化的目標。相信在不遠的將來，該技術將得到大量應用。

[1]張光義.相控陣雷達系統[M].北京:國防工業出版社,1994.

[2]鄭清.相控陣雷達波控系統技術研究[J].現代雷達,2006,28(4):53-55.

[3]HardCopy handbook.(Altera).http:/www.altera.com.

[4]王國章,劉戰,須自明.一種新的硬件設計方法 結構化ASIC技術[J].微計算機信息,2006,2.