一種地基雷達回波模擬器設計與FPGA實現

盛 寰 陶 君 宗竹林 曹建蜀

(電子科技大學 成都 611731)

1 引言

近年來，隨著各國對空間領域的探索，空間目標探測與識別在空戰攻防中扮演著越來越重要的角色。如何對空間目標進行有效的跟蹤和識別，如何研制高效可靠的空間目標探測雷達系統，已成為當今重要軍事課題。隨著雷達功能日臻完善和復雜，對空間探測雷達系統的可靠性和完備性的驗證和測試也成為雷達系統設計的一個重要課題。利用雷達回波信號模擬技術，既可以提高雷達研究和設計的效率，又可以減小研究成本。

2 雷達總體回波組成建模與仿真

空間探測雷達發射機發出一種特定形式的電磁信號后，接收機會接收到經過不同物體調制過后的回波信號，其中包括待測目標，云雨等氣象因素，人為干擾因素等。由于各種散射體體積，徑向距離，速度，方位等特征各異，因此同一種電磁發射信號會被調制生成不同的回波信號，而這些信號又在同一種傳播介質中線性疊加，最終合成接收的回波信號。而且通常電子元件工作時有熱效應，所以收到的實際回波信號還會混雜著接收機內部產生的熱噪聲。

綜上所述，雷達回波信號可以抽象成四個部分組成:目標、雜波、噪聲、干擾回波信號，理想回波信號可以建模如下［1］:

其中，s(t)為目標回波信號;n(t)為雜波信號;c(t)為噪聲信號;j(t)為波干擾信號。

雷達回波模擬即是通過建立上述各種信號的數學模型來復現各種環境下回波信號的。

2.1 目標反射回波建模

以脈沖壓縮體制雷達為基礎，分析目標的回波模型。設發射信號帶寬、脈寬分別為B、T的LFM(線性調頻)信號，經過徑向距離為R，徑向速度為V的目標調制，產生多普勒頻移為fd=2V/λ，延時為τ=2R/c，其中c為光速，不考慮載頻，目標的回波信號如下式［2］:

2.2 接收機噪聲建模

在雷達系統中存在著的噪聲可看作是在接收信號sr(t)上進行相加的高斯白噪聲。要模擬檢波后包絡服從瑞利分布的白噪聲，需要模擬產生兩路正交獨立的標準正態分布隨機數，根據變換抽樣法可以得到計算公式為［3］:

式中，λ1、λ2分別是兩個獨立的(0，1)均勻分布隨機序列隨機數;σ為噪聲均方差;μ為噪聲的均值。

2.3 干擾建模

有源干擾是通過人為產生的輻射信號，進入接收機干擾目標識別。分為壓制式和欺騙式。而欺騙式又可以把虛假信息加入距離，速度等參數。本文主要實現距離和速度拖引干擾。

干擾一般分為三個階段，第一階段是停拖期，干擾機檢測發射機信號，并識別相關信息以發射相似信號干擾。第二階段，干擾機發射強度超過正常回波帶有干擾信息的虛假回波信號，并持續一段時間，直到雷達接收機的信息檢測波門被拖出干擾機原始回波的信息檢測波門，此時接收機檢測到的是虛假信息。第三階段，停止干擾，此時接收機因為突然丟失信號，進入全頻掃描搜索階段，雷達接收機信息空白，維持一段時間，然后重復此三階段。由于干擾機的存在，使得雷達接收機反復工作在提供虛假信息和全頻掃描搜索階段，進而無法正常工作。

2.3.1 距離拖引干擾建模

距離拖引干擾建模如下:

2.3.2 速度拖引干擾建模［4］

速度拖引干擾建模如下:

綜上，帶干擾的雷達回波Sri(t)可以建模如下:

式中，K定義同式(2)。

2.4 雜波建模

當雷達分辨力較低(脈沖寬度＞0.5μs或天線波束寬度大于2°)時，雜波的幅度分布通常滿足瑞利分布類型。根據中心極限定理可以導出此時雜波的幅度分布為高斯型［5］，其包絡服從瑞利分布:

3 模擬器實現方案

本方案正是沿著上述軟硬件結合的設計思路，使用通用計算機配置加FPGA主運算的架構，充分發揮軟件的靈活性和硬件的實時性。將各功能子模塊獨立封裝，彼此間通過接口協議協調工作，模擬器結構設計如圖1所示。

圖1 模擬器總體設計圖

整個系統包括兩個部分，分別是通用計算機平臺(或工作站)和專用硬件模擬板(虛線框分隔所示)。其中，計算機輔助硬件模擬器，主要完成參數的動態配置、數據的預處理、以及對硬件模擬板的控制。硬件模擬板是模擬系統的核心，在所設計的硬件平臺上需要完成對各種信號的模擬，以及數據的存儲、傳輸和視頻信號的顯示(D/A)等。FPGA內部詳細功能模塊如圖2所示。

圖2 FPGA內部功能模塊實現

3.1 目標回波模擬

根據歐拉公式，對于LFM(線性調頻)發射信號St(t)=exp(jπB/Tt2)，可以將其變形為:

式中正余弦部分分別表示信號的實部、虛部。采用線性查找表實現三角函數，發射信號的實現方式如圖3所示。

圖3 線性調頻信號實現方式

同理對于多普勒產生的信號頻移，如式 exp［j4πVf0(t－τ)/c］，實現方式類似，如圖4 所示。

圖4 多普勒頻移實現方式

3.2 噪聲模擬

根據2.2節中所述噪聲建模方式，正交高斯白噪聲實現方式如圖5所示，其中18位線性反饋移位寄存器(LFSR)的本證多項式為x17⊕x6⊕1，對應的互反本證多項式為x17⊕x10⊕1，本證多項式可以構造周期為(218－1)的偽隨機數。互反的兩個LFSR的18位狀態值即為周期內反向變化的偽隨機序列。LFSR的構造如圖5所示。

圖5 18位LFSR構造

同樣采用線性查找表的方式，高斯白噪聲的硬件實現框圖如圖6所示。

圖6 正交高斯序列生成框圖

3.3 干擾模擬

3.3.1 距離拖引干擾

距離拖引干擾表現在回波延時τ的變化上，可以在前文回波多普勒模擬的基礎上，通過把延時計數器加另一受狀態機控制的延時計數器值完成。實現框圖如圖7所示。

圖7中K1和N1是基于距離拖引干擾的延時τ控制的計數器。

圖7 距離拖引干擾實現

3.3.2 速度拖引干擾

速度拖引干擾表現為多普勒頻移疊加另一變化的頻移，在多普勒頻移實現方式的基礎上，通過把多普勒頻移的值加另一個受狀態機控制的多普勒頻移值完成。實現框圖如圖8所示。

圖8 速度拖引干擾實現

3.4 雜波實現方式

對于云雨雜波，數學模型可以表示為幅度x(n)服從瑞利分布，功率譜S(w)服從高斯分布的隨機序列。因其計算量不大，上位機計算快，而計算過程的硬件實現損耗資源過多，因此云雨雜波通過PC機模擬，把數據通過以太網下傳后存儲于 DDR2 SDRAM中，按時序讀取。其計算流程如圖9所示。

圖9 雜波計算流程

4 模擬結果及分析

4.1 目標模擬結果

設目標和雷達平臺之間距離R=50km，速度V=10km/s，波束指向與目標方向相同，雷達脈寬Tp=40μs，帶寬 B=40MHz，脈沖重復頻率 Fr=250MHz，積累脈沖數K=50，一個脈沖重復時間內的采樣點數M=1000，回波通過DA轉換輸出后，示波器觀察點目標時域實部虛部波形圖和頻譜儀所示信號頻譜圖如圖10、11所示，其中采用的DA芯片是AD9736，數據位寬14比特。

圖10 目標時域波形

圖11 目標信號頻譜

圖11中頻譜中心是零頻峰值，頻譜帶寬是50MHz。實際應用中經后端隔直電容以及交流耦合的AD數據采集，結果顯示數據無誤。

把FPGA仿真結果通過以太網回傳到配置PC上硬盤存儲，提取前4組數據與Matlab仿真結果對比見圖12、13。

圖12中綠實線是Matlab值，紅虛線是FPGA硬件仿真值，容易觀察兩者基本重合。圖13中顯示兩組數據相對誤差最大值1.09%，數據正確。

4.2 噪聲模擬結果

設采樣率Fs=50MHz，采樣周期Ts=0.1ms，運用計算機仿真可得高斯白噪聲I、Q兩路5000點的采樣序列如圖14所示。統計仿真結果顯示模擬序列服從正態分布。

圖14 高斯噪聲波形及統計圖

4.3 干擾模擬結果

4.3.1 距離拖引

選取干擾的拖引周期為20μs，干擾目標相對速度Vf=5km/s，采樣率Fs=50MHz。干擾期內干擾波形和目標回波的疊加波形如圖15所示。

圖15 距離拖引干擾仿真圖

4.3.2 速度拖引

選取干擾的拖引周期為30μs，真實目標速度Vt=10km/s，干擾目標相對速度Vf=1km/s，加速度為af=1km/s2，采樣頻率Fs=50MHz以及雷達脈沖重復頻率Fr=50MHz。其拖引過程的多普勒調制信號在Modelsim仿真結果如圖16所示。

圖16 速度拖引干擾仿真圖

4.4 雜波模擬結果

設信號脈寬 Tp=50μs，脈沖重復頻率 Fr=1kHz，采樣率Fs=50MHz，雜波寬度(所占距離單元個數)L=50，雜波速度V=3m/s，發射信號帶寬B=50MHz。可得幅度譜服從瑞利分布以及功率譜服從高斯譜的雜波信號如圖17、18所示。

5 結論

本文以空間探測雷達仿真系統為背景，研究并完成了雷達回波信號半實物模擬器的設計與實現。對目標回波，接收機噪聲，干擾以及氣象雜波進行了建模、仿真，并且在Virtex-5 FPGA平臺ML510上硬件實現。相比以往的雷達模擬器平臺，該雷達模擬器首次實現了干擾的硬件設計，回波組成部分更加完善，真實性和實用性都有一定程度的提升。

［1］任麗香，龍騰.一種通用雷達信號模擬器的設計與實現［J］.現代雷達，1998，(6).

［2］謝建民.線性調頻雷達回波模擬和信號處理研究［D］.電子科技大學，2008.

［3］黃莉.地基雷達的回波生成和信號處理方法研究［D］.電子科技大學，2006.

［4］劉東紅，張永順.對脈沖壓縮雷達的移頻干擾及其實現［J］.電子對抗，2004，(2):15 －17.

［5］吳順君，梅曉春等.雷達信號處理和數據處理技術［M］.北京:電子工業出版社，2010，60－61.