基于FPGA的MSK調(diào)制器設(shè)計與實現(xiàn)

謝麗君，譚立志

（1.長沙職業(yè)技術(shù)學院 湖南 長沙 410003；2.株洲職業(yè)技術(shù)學院 湖南 株洲 412001）

基于FPGA的MSK調(diào)制器設(shè)計與實現(xiàn)

謝麗君1，譚立志2

（1.長沙職業(yè)技術(shù)學院 湖南 長沙 410003；2.株洲職業(yè)技術(shù)學院 湖南 株洲 412001）

介紹了MSK信號的優(yōu)點，并分析了其實現(xiàn)原理，提出一種MSK高性能數(shù)字調(diào)制器的FPGA實現(xiàn)方案；采用自頂向下的設(shè)計思想，將系統(tǒng)分成串/并變換器、差分編碼器、數(shù)控振蕩器、移相器、乘法電路和加法電路等6大模塊，重點論述了串/并變換、差分編碼、數(shù)控振蕩器的實現(xiàn)，用原理圖輸入、VHDL語言設(shè)計相結(jié)合的多種設(shè)計方法，分別實現(xiàn)了各模塊的具體設(shè)計，并給出了其在QuartusII環(huán)境下的仿真結(jié)果。結(jié)果表明，基于FPGA的MSK調(diào)制器，設(shè)計簡單，便于修改和調(diào)試，性能穩(wěn)定。

MSK；FPGA；差分編碼器；數(shù)控振蕩器

在QPSK調(diào)制技術(shù)中，假定每個符號的包絡(luò)都是矩形，已調(diào)信號的包絡(luò)是恒定的，此時無論基帶信號還是已調(diào)信號其頻譜都是無限的。但是實際的信道總是有一定的帶寬的，因此在發(fā)送QPSK信號時通常要通過帶通濾波器進行限帶。限帶后的信號已經(jīng)不能再保持包絡(luò)恒定，相鄰符號間發(fā)生相移時，限帶后包絡(luò)會明顯變小，甚至出現(xiàn)包絡(luò)為0的現(xiàn)象。這種現(xiàn)象在非線性信道中是不希望出現(xiàn)的，雖然經(jīng)過非線性放大器能夠減弱包絡(luò)起伏，但是這樣卻使信號的頻譜擴展，其旁瓣會干擾鄰近頻道的信號，造成限帶時的帶通濾波器失去作用。

正是為了解決這個問題，我們引入了在非線性限帶信道中使用的恒包絡(luò)調(diào)制方法———最小移頻鍵控（MSK）調(diào)制技術(shù)[1]。

1 實現(xiàn)原理

MSK就是一種能產(chǎn)生恒定包絡(luò)、連續(xù)相位信號的調(diào)制方式[2]。它是二進制連續(xù)相位移頻鍵控（CPFSK）的一種特殊情況，即調(diào)制指數(shù) （移頻系數(shù)）h=0.5，相位在碼元轉(zhuǎn)換時刻是連續(xù)的。 MSK 信號可表示為 ：

由式（5）和MSK相位網(wǎng)格圖可看出，φk為截矩，其值為π的整數(shù)倍，利用三角等式并注意到sinφk=0，有：

根據(jù)以上分析，可以得出MSK調(diào)制器的框圖如圖1所示。

2 主要模塊的FPGA實現(xiàn)

2.1 串/并轉(zhuǎn)換的實現(xiàn)

圖1 MSK調(diào)制器方框圖Fig.1 The MSK principle

順序輸入的二進制信息經(jīng)過串/并變換器，變換成速率減半的雙比特序列，可采用兩個D觸發(fā)器來實現(xiàn)，其原理如圖2所示。其中DFFinst和DFFinst3構(gòu)成一個兩位移位寄存器，將串行輸入信號變成并行輸出信號；DFFinst4和NOTinst8構(gòu)成二分頻器，實現(xiàn)速率減半；DFFinst1和DFFinst2為鎖存器，使信號同步輸出。圖 3為串/并變換器 S_P的仿真結(jié)果，其中AB為變換后的雙比特碼元。由圖可以看出，當輸入DataAB為01010101時，在延時約80 ns后，輸出DataA為0000，DataB 為 1111[3]。

2.2 差分編碼器的實現(xiàn)

差分編碼器的功能[4]就是實現(xiàn)絕對碼變換為相對碼，在相碼中，1、0分別用相鄰碼元電平是否發(fā)生跳變來表示。若用相鄰電平發(fā)生跳變來表示碼元1，則稱為傳號差分碼，記做NRZ碼。絕對碼-相對碼之間的關(guān)系為：

采用VHDL設(shè)計的主體代碼[5]如下：

圖2 串/并轉(zhuǎn)換原理圖Fig.2 The series-parallel conversion principle

圖3 串/并轉(zhuǎn)換仿真波形圖Fig.3 The simulation diagram of series-parallel conversion

經(jīng)編譯后生成元件，其波形仿真圖如圖 4所示，由圖可以得到：當start為低電平時，兩路輸出信號都為0；當start信號為高電平時，對輸入信號 （datain_a）有：datain_a=011111111001，此時dataout_a=010101010001，對輸入信號（datain_b） 有 ：datain_b=011110111101， 此 時 Dataout_b=010100101001，由此可以得出，元件QDSP_PL實現(xiàn)了由絕對碼到相對碼的變換。

圖4 絕對碼到相對碼變換仿真圖Fig.4 The simulation diagram of absolute code change to relative

2.3 NCO的實現(xiàn)

2.3.1 NCO的實現(xiàn)原理

數(shù)控振蕩器在數(shù)字中頻中相對來說是比較復(fù)雜的，也是決定數(shù)字中頻性能的主要因素之一，NCO的目標是產(chǎn)生一個理想的正弦波或余弦波，如式（8）。

圖5 NCO原理框圖Fig.5 NCO principle diagram

2.3.2 相位累加器的FPGA實現(xiàn)

相位累加器由N位加法器與N位寄存器級聯(lián)構(gòu)成。每來一個時鐘fc，加法器將頻率控制字K與寄存器輸出的累加相位數(shù)據(jù)相加，再把相加后的結(jié)果送至寄存器的數(shù)據(jù)輸入端。相位累加器輸出的數(shù)據(jù)就是合成信號的相位，當相位累加器累加到最大值時會產(chǎn)生一次溢出，完成一個周期的動作。溢出頻率就是NCO輸出的信號頻率?？捎肰HDL語言實現(xiàn)相位累加器的設(shè)計，其主要代碼如下：

8位相位累加器的仿真波形如圖6所示。由波形圖可以看出，當k=08時，在每一個有效脈沖的作用下，輸出的數(shù)值比前一個輸出的數(shù)值大8；當k=09時，輸出的數(shù)值比前一個輸出的數(shù)值大9；結(jié)果證明，該程序?qū)崿F(xiàn)了相位的累加。

2.3.3 正弦ROM表的FPGA實現(xiàn)

用相位累加器輸出的數(shù)據(jù)作為波形存儲器的取樣地址，完成相位序列（相位碼）向幅度序列（幅度碼）的轉(zhuǎn)換。這里用ROM構(gòu)造一個查找表。N位的尋址ROM相當于把一個周期的正弦 波形信號離散成具有2N個幅值的序列，若波形ROM有D位數(shù)據(jù)位，則2N個幅值以D位二進制數(shù)值固化在FPGA的ROM中，按照給定地址的不同可以輸出相應(yīng)相位的正弦信號的幅度編碼。

圖6 8位相位累加器的仿真波形如圖Fig.6 The diagram showing the stimulated wave of 8 bit Phase-accumulator

本文ROM表采用64個采樣點。其波形仿真如圖室7所示，從圖中可以看出，地址位從00H變化到20H時，輸出信號值從FFH變到00H，正好為正弦波的四分之一個周期，結(jié)果證明：通過查詢該ROM表，可以生成不同頻率的正弦波。

圖7 正弦波形的仿真圖Fig.7 The diagram showing a quarter of the stimulated sin wave

把上述各部分所生的symbol在QuartusII7.2提供的BlockDiagram/SchematicFile中用Graphic Editor編輯連接起來，就形成了圖1的虛線所示的部分，編譯后進行整體模塊仿真，經(jīng)過器件編程，可將整體模塊程序燒寫到合適的FPGA芯片中，再配以相應(yīng)的D/A器件及其他外圍電路，調(diào)試后即完成設(shè)計。

3 結(jié)束語

用FPGA來實現(xiàn)MSK信號調(diào)制器，電路簡單，設(shè)計靈活，便于修改和調(diào)試，可靠性高。特別是對數(shù)控振蕩器的設(shè)計，正弦函數(shù)的ROM表格，直接采用VHDL的CASE語句實現(xiàn)，避免了調(diào)用ROM塊，降低了系統(tǒng)的設(shè)計規(guī)模，減少了系統(tǒng)對邏輯資料的需求；另外，Altera公司的QuartusII7.2應(yīng)用軟件具有較強大的開放性和綜合性，它可以利用其它各種EDA資源以及先進的設(shè)計方法，使其功能更加完善和強大。它可以實現(xiàn)從簡單的接口電路設(shè)計到復(fù)雜的狀態(tài)機，甚至 “Sys-temon Chip”。它的可編程特性帶來了電路設(shè)計的靈活性，縮短了產(chǎn)品的“Time ToMarket”。

[1]吉利萍.MSK調(diào)制技術(shù)研究[J].計算機工程應(yīng)用技術(shù)，2009（18）：4919-4920.

JI Li-ping.Research of MSK modulation technology[J]Computer Application Technology，2009（18）:4919-4920.

[2]王興亮，達新宇，林家薇，等.數(shù)字通信原理與技術(shù)[M].西安：西安電子科技大學出版社，2002.

[3]周維龍，姚曉玲.基于FPGA的QPSK調(diào)制器的設(shè)計與實現(xiàn)[J].湖南冶金職業(yè)技術(shù)學院學報，2008（4）：99-101.

ZHOU Wei-long，YAO Xiao-ling.Design and realization of QPSK modulation based on FPGA [J].Journal of Huan MetallurgicalProfessionalTechnologyCollege，2008（4）:99-101.

[4]劉國華，李二喜.基于FPGA的QDPSK調(diào)制器的設(shè)計與實現(xiàn)[J].電子設(shè)計工程，2011（19）：22-25.

LIU Guo-hua LI Er-xi.Design and realization of QDPSK modulation based on FPGA[J].Electronic Design Engineering，2011（19）:22-25.

[5]段吉海，黃智偉.基于CPLD/FPGA的數(shù)字通信系統(tǒng)建模與設(shè)計[M].北京：電子工業(yè)出版社，2006.

[6]楊威，左月明，劉洋，等.利用FPGA實現(xiàn)DDS信號發(fā)生器的研究[J].山西農(nóng)業(yè)大學學報：自然科學版，2007，27（3）：329-332.

YANG Wei，ZUO Yue-ming，LIU Yang，et al.The research on using FPGA to realize DDS signal generator[J].Shanxi Agric Univ:Natural Science Edition，2007，27（3）:329-332.

Design and realization of MSK modulation based on FPGA technique

XIE Li-jun1，TAN Li-zhi2
（1.Changsha Professional Technology College，Changsha410003，China；2.Zhuzhou Professional Technology College，Zhuzhou412001，China）

The advantage of MSK is introduced，the implementation principle is analyzed.A high-preformance MSK digital modulator’s implementation method based on FPGA is proposed；The system is divied into serial/parallel conversion，differential encoding，NCO，phase shifter，multiplication circuit and adder using Top-to-Down design； And achieved the specific design of each module by schematic and VHDL；The simulation and experiment of FPGA design were given with QuartusII.Result shows the MSK modulator based on FPGA，simple in design，convenient to modify or debug，and it operates stable.

MSK；FPGA；differential encoding；NCO

TP29

A

1674－6236（2012）06-0016-03

2011-12-30稿件編號：201112167

謝麗君（1973—），女，湖南長沙人，講師，高級技師。研究方向：電工電子和電氣控制。