基于集成計數器的N進制計數器設計與仿真

趙家松，周 兵，嚴偉榆

（云南農業大學 基礎與信息工程學院，云南 昆明 650201）

基于集成計數器的N進制計數器設計與仿真

趙家松，周 兵，嚴偉榆

（云南農業大學 基礎與信息工程學院，云南 昆明 650201）

計數器是一種重要的時序邏輯電路，廣泛應用于各類數字系統中。介紹以集成計數器74LS161和74LS160為基礎，用歸零法設計N進制計數器的原理與步驟。用此方法設計了3種36進制計數器，并用Multisim10軟件進行仿真。計算機仿真結果表明設計的計數器實現了36進制計數的功能。基于集成計數器的N進制計數器設計方法簡單、可行，運用Multisim 10進行電子電路設計和仿真具有省時、低成本、高效率的優越性。

電路設計；仿真；計數器；歸零法；Multisim10

計數器是記憶時鐘脈沖個數的數字電路，作為一種最典型的時序邏輯電路，在各類數字系統中有著廣泛的應用。計數器的設計方法主要有兩種，1）以時鐘觸發器為核心加上必要的門電路進行設計[1-2]；2）利用集成計數器構建，這種方法從設計原理到硬件實現都相對簡單，因而較為常用。基于集成計數器的N進制計數器設計方法有歸零法和置數法。文中以最常用的4位二進制（十六進制）同步加法計數器74LS161及十進制同步加法計數器74LS160為核心，以三十六進制為例，介紹了歸零法設計N進制計數器的方法，并用Multisim10軟件進行仿真。Multisim10軟件由美國國家儀器（National Instruments，NI）公司于2007年推出，該軟件具有以下特點：1）直觀的圖形界面；2）龐大的元器件庫；3）豐富的測試儀器；4）完備的分析工具；5）強大的仿真能力；廣泛應用于電子電路 的 教 學[3]、設 計[4-5]和 科 研[6]中 。

1 歸零法設計原理

1.1 集成計數器功能描述

表1 74LS161狀態表Tab.1 State table of 74LS161

十進制同步加法計數器74LS160的狀態表與74LS161類似，區別在于計數狀態是按十進制（8421BCD碼表示）規律變化。

1.2 歸零法設計原理

設現有M進制集成計數器，設計N進制計數器。若M>N，從全零初始狀態S0開始計數，第1個時鐘到來時，計數狀態為S1，第N-1時鐘到來時，計數狀態為SN-1，第N時鐘到來時，利用集成計數器的清零端或是置數端，使計數狀態返回全零初始狀態S0，原M進制集成計數器中的SN～SM-1這M-N個狀態被跳過。若集成計數器的清零端為異步控制方式，具體設計與仿真步驟為：

1）確定最大計數狀態SN（過渡狀態），并寫出SN的二進制代碼；

2）根據狀態SN的非完全譯碼，求歸零邏輯，即清零端控制信號的邏輯表達式；

3）在仿真平臺Multisim中選擇器件，根據歸零邏輯創建仿真電路；

4）選擇時鐘信號源輸入，示波器或數碼管等作為測量或顯示儀器，運行仿真電路，觀測結果。

圖1 七進制加法計數器仿真電路Fig.1 Simulation circuit of modulo-7 adding counter

用歸零法設計N進制計數器要注意以下兩點：

1）當集成計數器的清零端為同步控制方式，則不會出現過渡狀態SN，此時最大計數狀態應為SN-1，相應歸零邏輯也由SN-1求得。

2）若M

2 三十六進制加法計數器的設計與仿真

2.1 基于74LS161的三十六進制加法計數器的設計與仿真

74LS161為十六進制計數器，設計三十六進制計數器需要兩個74LS161通過級聯的方法，可先擴展成256（16×16）進制計數器。設低位的74LS161編號為1，高位的74LS161編號為2，再用歸零法設計如下：

1）寫出SN的二進制代碼：SN=S36=100100；

3）在仿真平臺Multisim中選擇2個74LS161，1個74LS00，2個5 V電源和地，根據歸零邏輯創建仿真電路；

4）時鐘電壓源V1接入計數脈沖輸入端CLK，用帶譯碼的十六進制數碼管U4和U5作狀態輸出的顯示器，完整的三十六進制計數器仿真電路如圖2所示。

圖2 基于74LS161的三十六進制加法計數器仿真電路Fig.2 Simulation circuit of modulo-36 adding counter based on 74LS161

運行仿真電路，在時鐘控制下，數碼管U5和U4以2位十六進制數方式循環顯示 00，01，02， …，09，0A，0B， …，0F，10，11，…，23，00，…，共 36 種輸出狀態，本質上是 8 個計數輸出端Q2D～Q2AQ1D～Q1A對應二進制代碼以00000000，00000001，…，00100011，00000000，…，循環變化，共36種輸出狀態。 因此，圖2電路用74LS161實現了三十六進制加法計數功能。

2.2 基于74LS160的三十六進制加法計數器的設計與仿真

74LS160為十進制計數器，其計數狀態QDQCQBQA以8421BCD碼的方式輸出，最大狀態為1001。設計三十六進制計數器需要2個74LS160通過級聯的方法，可先擴展成100（10×10）進制計數器。設低位的74LS160編號為1，高位的74LS160編號為2，再用歸零法設計如下：

1）寫出 SN的 8421BCD 碼：SN=S36=（00110110）8421BCD；

3）在仿真平臺Multisim中選擇2個74LS161，1個74LS20，2個5 V電源和地，根據歸零邏輯創建仿真電路；

4）時鐘電壓源V1接入計數脈沖輸入端CLK，用帶譯碼的十六進制數碼管U4和U5作狀態輸出的顯示器，完整的三十六進制計數器仿真電路如圖3所示。

圖3 基于74LS160的三十六進制加法計數器仿真電路Fig.3 Simulation circuit of modulo-36 adding counter based on 74LS160

運行仿真電路，在時鐘控制下，數碼管U5和 U4以2位十進制數方式循環顯示 00，01，02，…35，00，…，共 36 種輸出狀態，本質上是8個計數輸出端Q2D～Q2AQ1D～Q1A對應8421BCD碼以初態00000000，隨著時鐘的到來依次加1，直到00110101，00000000，…，循環變化，共36種輸出狀態。因此，圖3電路用74LS160實現了三十六進制加法計數功能。

2.3 基于74LS161的三十六進制加法計數器的設計與仿真（以十進制數方式顯示）

計數狀態以十進制數方式顯示，讀數方便，符合多數人的習慣。若無十進制計數器74LS160，用十六進制計數器74LS161也可構成以十進制數方式顯示的三十六進制加法計數器，但設計較為復雜。以下介紹一種設計方法。

1）確定級聯邏輯：共需要2個74LS161，設低位的74LS161編號為1，高位的74LS161編號為 2，采用與圖2和圖3同樣的同步級聯方式，即外接脈沖同時接入高、低位2個74LS161的計數脈沖輸入端CLK。低位74LS161的計數控制端ENP和ENT都接高電平，即ENP1=ENT1=1，使其工作于計數狀態。因為要采用十進制數方式顯示，則低位74LS161最大輸出狀態1SN-1=1S9=Q1DQ1CQ1BQ1A=1001，此時其進位輸出RCO1=0，不能用于控制高位74LS161進行計數。高位74LS161的計數控制端ENP和ENT可由低位最大狀態的非完成譯碼控制，即ENP2=ENT2=Q1DQ1A。設初態為全零狀態，每來一個時鐘，低位74LS161記一次數，狀態代碼加1，第9個時鐘到來后，高位74LS161計數控制端有效，第10個時鐘到來，低位74LS161清零的同時，高位74LS161記一次數。

4）在仿真平臺Multisim中選擇2個74LS161，74LS00、74LS04、74LS20各1個，2個5 V電源和地，根據歸零邏輯創建仿真電路；

5）時鐘電壓源V1接入計數脈沖輸入端CLK，用帶譯碼的十六進制數碼管U6和U7作狀態輸出的顯示器，完整的三十六進制計數器仿真電路如圖4所示。

圖4 基于74LS161的三十六進制加法計數器仿真電路（十進制數顯示方式）Fig.4 Simulation circuit of modulo-36 adding counter based on 74LS161，displaying with decimal mumber

運行仿真電路，在時鐘控制下，數碼管U7和 U6以2位十進制數方式循環顯示 00，01，02，…35，00，…，共 36 種輸出狀態，顯示結果與圖3電路顯示相同。因此，圖4電路用74LS161實現了以十進制數方式顯示的三十六進制加法計數功能。

3 結束語

計數器具有計數、分頻、定時等功能特點，廣泛應用于數字測量、控制等數字系統，掌握N進制計數器的設計方法有著理論和實踐意義。文中以集成計數器74LS161和74LS160為基礎，采用歸零法，多方式地實例設計了36進制計數器，設計原理清晰，邏輯嚴謹；電路簡單，易于實現。應用Multisim 10進行電子電路設計和仿真，可用大量豐富的元器件庫和實用的虛擬儀器，操作簡單，搭建電路方便、快捷，并且修改電路方便，是現代電子設計的有效方法。基于集成計數器的N進制計數器設計方法有推廣價值，用非十進制集成計數器設計以十進制數方式顯示的N進制計數器有創新性。

[1]余孟嘗.數字電子技術基礎簡明教程[M].3版.北京:高等教育出版社，2006.

[2]孫宏國.N進制計數器的幾種設計方法及比較 [J].電氣電子教學學報，2002，24（4）：54－55，62.

SUN Hong-guo.Several design methods of modulo-N counter[J].Journal of EEE，2002，24（4）:54-55，62.

[3]張亞君，陳龍，牛小燕.Multisim在數字電路與邏輯設計實驗教學中的應用[J].實驗技術與管理，2008，25（8）：108－110，114.

ZHANG Ya-jun，CHEN Long，NIU Xiao-yan.Application of Multisim in digital circuit and logic design experiment teaching [J].Experimental Technology and Management，2008，25（8）:108-110，114.

[4]趙家松，黃榮華，嚴偉榆.基于Multisim10的電子搖號器設計與仿真[J].電子設計工程，2011，19（13）：124－126，130.

ZHAO Jia-song，HUANG Rong-hua，YAN Wei-yu.Design and simulation on electronic numerical selection generator based on Multisim10 [J].Electronic Design Engineering，2011，19（13）:124-126，130.

[5]董玉冰.基于Multisim9.0簡易數字頻率計的設計與仿真[J].長春大學學報，2009，19（6）：6－8，18.

DONG Yu-bing.The design and simulation of simplified digital frequency counter based on Multisim9.0[J].Journal of Changchun University， 2009，19（6）:6-8，18.

[6]樊彬，周鐵戈，閻少林，等.Multisim在超導器件研究中的應用[J].電子學報，2010，38（8）：1886-1891.

FAN Bin，ZHOU Tie-ge，YAN Shao-lin，et a1.The application of multisim in superconductive electronics[J].Acta Electronica Sinica， 2010，38（8）:1886-1891.

[7]楊頌華，馮毛官，孫萬蓉，等.數字電子技術基礎[M].西安:西安電子科技大學出版社，2000.

[8]萬旭.計數器的級聯規律及其應用[J].浙江師大學報：自然科學版，2000，23（1）：40－44.

WAN Xu.The laws and its application of counters’cascade[J].Journal of Zhejiang Normal University:Natural Science Edition， 2000，23（1）:40-44.

Design and simulation on modulo-N counter based on integrated counter

ZHAO Jia-song， ZHOU Bing， YAN Wei-yu
（School of Science and Information Engineering，Yunnan Agriculture University，Kunming650201，China）

Counter is a kind of important sequential logic circuit model.It has been widely used in a variety of digital systems.A design method of modulo-N counter with integrated counter is presented.Three kinds of modulo-36 counter are designed and simulation by this method.The computer simulation results show that the design implements modulo-36 counter.The design method of modulo-N counter with integrated counter is simple and feasible.This design and simulation based on Multisim10 has many advantages， such as time-saving， 1ow in cost and efficient.

circuit design； simulation； counter； reset zero method； Multisim10

TN79+1；TP391.9

A

1674－6236（2012）04-0027-04

2011-12-31 稿件編號：201112170

云南省教育廳科學研究基金項目（09C0284）

趙家松（1975—），男，云南昭通人，碩士，講師。研究方向：電子信息，網絡通信工程。