內嵌于DDS的DAC線性參數測試

2012-09-05 05:39:44張凱虹武新鄭武乾文

電子與封裝 2012年5期

張凱虹，武新鄭，武乾文

（中國電子科技集團公司第58研究所，江蘇無錫 214035）

1 引言

由于DDS（direct digital synthesis）的多個優點使其被廣泛應用于雷達、通信、電子對抗和儀器儀表等領域，目前國內DDS得到突飛猛進的發展。內嵌于DDS的DAC（digital-to-analog converter）已經發展到14位分辨率和高于1.2Gbps的采樣速度。由于該類DAC是內嵌于DDS的，其數字端在一些芯片中可通過可測性設計進行操作，在一些芯片中沒有提供這樣的通路對其進行直接操作。這樣的芯片結構對DAC的動態參數的測試未造成影響，但是對DAC的線性測試提出了挑戰。

針對如何快速并準確測試DAC的線性參數，本文基于LabView軟件、示波器與NI板卡對DAC的靜態參數進行了研究并試驗；搭建了一套測試平臺，通過對DAC的靜態參數的實際測試，達到了很好的效果，證明了其實用性。

2 DAC的靜態參數

靜態特性就是在靜態測量情況下，描述實際測量裝置與理想線性時不變系統的接近程度。DAC的靜態參數包括最小刻度即分辨率、滿幅范圍、最低有效位、輸出失調即電壓失調率、增益失調電壓即增益誤差、積分非線性、微分非線性、單調性等。

2.1 滿幅范圍（FSR）

滿幅范圍是指DAC輸出信號幅度的最大范圍，對DAC數字輸入全“1”信號時，輸出端測出滿幅電壓（VFS），再對DAC的數字輸入全“0”信號時，輸出端測出零幅電壓（VZS），就有：

2.2 增益誤差（Gain Error）

增益誤差是DAC輸出電壓與輸入碼的關系曲線的斜率與理想直線斜率的偏差。

2.3 微分非線性誤差（DNL）

DNL定義為相鄰數字輸入對應的模擬輸出之差的實際值與對應的理想1LSB間的最大偏差。它反映了DAC輸出電壓的變化是否均勻。

式中：VD是對應于數字輸出碼D的輸入模擬量；N是DAC的分辨率，VLSB[IDEAL]是2個相鄰輸出碼之間的理想間隔。

2.4 積分非線性誤差（INL）

INL表示實際傳輸函數偏離直線的程度，以LSB或滿量程的百分比（FSR）來度量。

微分非線性和積分非線性是指代碼轉換與理想狀態之間的差異。微分非線性主要是代碼步距與理論步距之差，而積分非線性則關注所有代碼非線性誤差的累計效應。

3 DAC的測試

3.1 測試方法

DAC測試方法有位掃描測量法、逐點測試法[1]、主要代碼測試法[2]、間接電壓測試法[3]等。本文測試方法的主要理論如下：使DAC以足夠低的頻率輸出，DAC輸出的波形是正弦波且是具有階梯的正弦波（見圖1）。該波形包括了所有數字碼對應電壓值的信息。通過對波形的采集得到所有電壓值信息后進行相應計算，得到測試結果。其中需要注意的是采集設備的精度必須滿足分辨率要求，保證測試的準確性。測試一般采集到1/4周期的信號即可。