基于FPGA的高效靈活性數字正交下變頻器設計

徐 偉，王旭東

（南京航空航天大學 電子信息工程學院，江蘇 南京 210016）

在軟件無線電中，數字下變頻DDC作為一個橋梁連接著前端A/D轉換器和后端的DSP器件。通過變頻、抽取濾波，將低速數據送給DSP器件進行處理[1-4]。隨著半導體技術的發展，FPGA的性能越來越高，而成本越來越低，并且內置越來越多的成熟IP核，這些都為其研究和開發提供了方便。利用FPGA實現DDC功能成為軟件無線電設計中的常用手段。

1 數字下變頻的基本原理

在軟件無線電中，一般都采用正交數字下變頻法，如圖1所示，正交數字下變頻法主要由數字混頻器、數字振蕩器NCO和抽取濾波器三個部分組成。其中核心部件是抽取濾波器和數字振蕩器NCO。抽取濾波器采用具有抗混疊效應的CIC濾波和作為補償濾波器的FIR來實現，NCO模塊采用Altera的NCO核來實現[5]。

2 抽取濾波器的設計

2.1 積分梳妝濾波器(CIC)

CIC數字濾波器是窄帶低通濾波器的高計算效率的實現形式，常常被嵌入到現代通信系統的抽取和插值模塊的硬件實現中。

所謂梳妝濾波器，是指該濾波器的沖擊響應具有如下形式：

式中，D即為CIC濾波器的階數(D其實也是抽取因子)。CIC濾波器的z變換為：

由于單級CIC濾波器的旁瓣電平比較大，阻帶衰減很差，難以滿足實用要求。為了降低旁瓣電平，采用多級CIC濾波器級聯的方法來解決，濾波器級數N越大，CIC幅頻相應越好。圖2采用的是8級抽取結構的CIC濾波器。

2.2 FIR補償濾波器

雖然梳狀濾波器在高速采樣的情況下很有效，但是其相應缺少平旦的通帶和快速下降的過渡帶。為了解決這個問題，一般在抽取CIC濾波器后面級聯一個補償FIR濾波器。積分梳妝濾波器CIC經過補償濾波器CFIR的補償后，其幅頻響應具有近乎水平的通帶和快速下降的過渡帶。

積分梳妝濾波器CIC、補償濾波器CFIR以及二者級聯后的信號如圖3所示。從圖中可以看出，CIC與CFIR級聯后的幅頻響應曲線通帶平坦、過渡帶陡峭，滿足設計要求。

3 系統硬件實現及結果仿真

下面以一個實際工程應用系統來說明當系統帶寬的中心頻率落在Fs/4位置時，可對上述結構進行簡化。

3.1 系統結構進一步簡化

假設A/D采樣率為120 MS/s、系統帶寬為 40 Mb/s、中心頻率選為30 MHz，為防止濾波器過度帶對信號的影響，在用戶頻帶的兩端留有10 MHz的保護，如圖4所示。

對圖中的接收信號下變頻至零中頻，則圖4中的NCO設置應為30 MHz(Fs/4)。為防止頻率混疊，需對下變頻后的信號進行低通濾波，如圖5所示。

由于 NCO采用的是 Fs/4，因此其輸出 I路為：1，0，-1，0…，Q 路為：0，-1，0，1…。 可見，并不需要乘法運算和NCO IP核，只需要改變兩路輸入數據的符號即可。

考慮對濾波后的數據要進行2抽1，為進一步減少運算冗余，根據多速率數字信號處理理論，可將抽取運算放在濾波之前，同時NCO的輸出也要做相應變化，且這時的LPF變成了奇偶分離的多相結構。經過上述一系列變換后的正交變換模型如圖6所示。

3.2 FPGA設計

對上述算法模型進行FPGA設計，采用Altera公司的STRATIXII系列FPGA作為器件平臺，并在其STRATIXII DSP開發板上進行硬件驗證。

A/D采樣率為120 MS/s，系統輸入時鐘頻率為120 MHz，低通濾波器（LPF）的階數為 64階，分解到奇偶兩路各32階。在QUARTUSII軟件中應用Verilog進行開發，系統經綜合編譯后的RTL圖如圖7所示。

表1為系統的資源消耗情況，可以看出該系統消耗的邏輯資源、存儲器資源以及DSP模塊資源非常少，滿足絕大多數雷達、電子偵察、通信系統的要求。

將關心的信號添加到Altera提供的SignalTap II Logic Analyzer中。利用板子上的ADC輸入不同頻率的信號，使用STP進行采集并將采集到的波形數據保存為CSV文件，然后利用Matlab將其中I/Q兩路輸出信號讀出，作圖分析其正交性。為驗證該系統在整個頻帶內的性能平穩度，每隔10 MHz設置一個頻點，進行詳細驗證，如圖8～圖12所示。

表1 改進的數字下變頻系統資源消耗

硬件驗證結果表明，在整個10 MHz～40 MHz設計帶寬內有效地實現了對中頻信號的下變頻處理，并且信號具有很好的正交性。該正交變換系統的鏡頻抑制能力可達60 dB，能夠滿足絕大多雷達、電子偵察、通信系統的設計要求。

[1]楊小牛，樓才義，徐建庭.軟件無線電技術與應用[M].北京：電子工業出版社，2010.

[2]楊勛.軟件無線電中上下變頻技術的設計和實現[D].西安：西安電子科技大學，2007.

[3]SIMONE L，COMPARINI M C，MARCHETTI F，et al.Spacecraft transponder for deep space applications：design and performance[C].IEEE Areospace Conference Proceeding，2002：1337-1347.

[4]COLEMAN J O，ALTER J J，SCHOLNIK D.FPGA Architecture for gigahertz-sampling wideband if-to-baseband conversion[C].2000 International Conference on Signal Processing Applications and Technology，2000.

[5]Altera Corporation.NCO megacore function user guide[Z].2009.