具有頻率抖動功能的新型振蕩器電路

楊 暢，李 威

(電子科技大學電子薄膜與集成器件國家重點實驗室，成都610054)

1 引言

頻率抖動技術(Frequency Jitter)是一種從分散諧波干擾能量解決EMI問題的新方法。它是指開關電源的工作頻率并非固定不變，而是周期性地變化來減小電磁干擾的方法。因為頻譜分布是束狀分布的，束與束之間有很多的空隙，通過頻率抖動，可以把本該集中在同一頻率帶的輻射頻譜分散到更多的頻帶，其噪聲信號的準峰值隨頻率增加的變動不大，而噪聲信號的平均值則隨頻率的改變有下降的趨勢。頻率抖動技術在高頻階段效果更為明顯，以降低輻射電平。本方案通過利用內部計時電路的優點設計出了用于周期性抖動頻率的電路。其頻率抖動幅值達到±7%。

2 頻率抖動技術的電路實現

設計了一種在中心頻率附近上下抖動7%的頻率抖動電路。這部分電路主要包括振蕩器單元，充放電通路以及頻率抖動產生電路。振蕩單元主要由恒流源充放電電路和電壓比較器組成。圖1中，C1即為該芯片所集成的內部電容，通過對C1充放電，在電容上產生鋸齒波信號，再經過射極跟隨器輸出信號，最后由兩個反相器輸出方波信號。

電路開始工作時，電容上沒有壓降，均低于高低參考電平，無論P1、P2導通與否，在比較器的輸出端也即N4的柵壓產生高電平信號，經過兩個反相器，在P5和P1柵極產生低電平，N4上產生低電平，開啟P5和P1，關斷N4，于是P5電流對片上電容充電形成鋸齒波的上升沿，當電容上的電壓上升至高電平參考電壓2.836V時，高電壓比較器輸出低電平信號，經過反相關斷P1、P5，打開N4與P2，電容上的電荷通過N4支路開始放電，形成鋸齒波的下降沿。此時低壓比較器工作，當電容上的電壓降至低電平參考電壓1.054V時，鋸齒波下降至最低點。如此循環，通過比較器的翻轉，決定電容的充、放電，形成鋸齒波電壓。在反相器輸出端得到脈沖輸出信號OSC_OUT，占空比即為鋸齒波的上升沿下降沿之比。仿真波形如圖2所示。

在沒有加入頻率抖動電路時，通過調節電阻電容值，設定周期為14.5μs，頻率約為70K，占空比為45%。充放電電路結構中，在P5和P0交替導通期間，流過它們的電流是一樣大的，但是這個電流流過P5的時候只是充電電流，而流過P0的時候通過下面N4鏡像到N3來放電，所以充放電電流不相等，但是是一個固定的比例。這種結構無論周期如何變化，振蕩器的輸出占空比保持45%不變。

下面分析充放電電流和周期的關系:

(1)無頻率抖動時:

C1即是充放電電容的大小，VOSC即是圖2中所示的高電壓與低電壓之間的差值，I為在此周期中的電流大小。對于充放電周期需要分別計算:

由于ICHARGE和IDISCHARGE之間的比例關系，所以:

上式中VOSC、k以及C1都是一個固定值，所以周期T的變化只和ICHARGE的大小有關系，沒有頻率抖動的時候，T為固定值。

(2)采用頻率抖動時:

這里1～4控制信號是通過對振蕩器分頻得到的方波信號。

當頻率最大正向抖動時，充放電電流加大，也就是在頻率抖動電路中，控制信號1、2、3、4都是低電平，振蕩頻率加大，這時候設計目標振蕩頻率為:

當頻率最大負向抖動時，充放電電流減小，也就是在頻率抖動電路中，控制信號1、2、3、4都是高電平，振蕩頻率減小，這時候設計目標振蕩頻率為:

通過分析可以得出結論，在加入頻率抖動電路以后，振蕩器的中心頻率應該在控制信號1、2、3和4全為1或者全為0所調制得到的頻率之間。這里通過設定P7、P8、P9、P10不同的寬長比設計得到在1、3為低，2、4為高的時候的頻率為中心頻率。

3 頻率抖動仿真結果

前面的理論分析得到隨著控制信號周期性的變化，充放電電流也在周期性的變化，導致周期T也周期性的變化，但占空比D應該基本保持不變。

根據仿真結果:未加頻率抖動時振蕩器的周期約為14.5μs，頻率約為70K，加入頻率抖動后周期隨著抖動電路的控制信號周期性的抖動。經過計算，得到如表1所示結果。

表1 頻率抖動分析結果

從表1可以看到，仿真結果滿足理論分析，頻率抖動結果滿足設計要求。所以利用數字電路通過對振蕩器的輸出OSC_OUT信號做分頻可以很容易的控制頻率抖動電路。

圖3為未加入頻率抖動時振蕩器輸出方波的頻譜(上側波形)，以及在加入頻率抖動后輸出方波的頻譜(下側波形)。很明顯，加入頻率抖動后，信號的各次諧波頻帶被展寬，峰值降低了至少6db，二次諧波的峰值降低了8db，三次諧波的峰值降低了11db，在高次諧波表現更為明顯，能量被分配在更寬的頻域上，整個頻譜更加平滑，由此有效地抑制了電磁干擾。

圖3 未加頻率抖動和加入頻率抖動時振蕩器輸出方波的頻譜

4 結束語

該設計采用CMOS工藝實現了一個具有頻率抖動功能的振蕩器，其中心頻率為68.2kHz，可以上下抖動7%。使方波的各次諧波的頻譜展寬，峰值降低至少6db。把這種振蕩器經過優化后集成到PWM開關電源芯片中，可以將開關電源開關頻率及倍頻處集中的電磁干擾能量分散，降低干擾幅值，有效的抑制了電磁干擾。

［1］ Mike OLoughlin.PFC預調節器頻率抖動技電路［EB/OL］.［2011-02-18］.www.ti.com.cn.

［2］ 汪小志，劉志剛，武韓.頻率抖動技術在開關電源EMC設計中的應用［J］.電子質量，2008，3(4):94-96.

［3］ 李芊.采用頻率抖動技術減小EMI［J］.電路與設計，2001，12(2):63-65.

［4］ 畢查德.拉扎維.模擬CMOS集成電路設計(第一版)［M］.陳貴燦，譯.西安:西安交通大學出版社，2002.

［5］ 李昌，杜國同.一種具有頻率抖動功能RC振蕩器的設計［J］.電子科技，2009，22(6):45-48.

［6］ 周正，王世山.頻率抖動技術抑制變換器電磁干擾分析［J］.通信電源技術，2008，25(1):1-3.

［7］ 朱培生，明鑫，周澤坤，張波.一種用于D類放大器的新型頻率抖動電路［J］.微電子學，2010，40(5):672-679.

［8］ 李意，林龍鳳，尹華杰.開關電源電磁干擾(EMI)機理及新的抑制方法［EB/OL］.［2011-02-19］.http://www.21ic.com/app/eda/201102/76572.html.